Transició Max Violació Fix

[VLSI_Designer]

Hola, m'agradaria conèixer les causes de la violació de temps màxim de transició?? He sentit que dues raons que poden portar a aquesta violació 1) retard d'entrada del pin és molt alta (més de) el valor establert a la biblioteca 2) fer la longitud del fil que condueix a la demora. M'agradaria saber en cada cas com compilador de disseny que tracten de corregir la violació! Especialment Max Violació de transició. Quan utilitzar la Porta de mida i amortiment?? # # Es va confondre amb aquests dubtes .. i material relacionat és molt apreciada. # # # Gràcies Vlsi_Designer

 

[zyphor]

per l'entrada, perquè ha establert _dont_touch de les cèl lules IO, de manera que no s'han de preocupar per ells. per la violació intern, ha de caps d'anàlisi d'acord a la freqüència de rellotge. Per a una millor forma d'ona, la transició no ha de ser superior al 20% del període.

 

[tony_taoyh]

També crec que la transició max no està relacionat amb el retard d'entrada ... La transició màxim es decideix per: (1) la transició port d'entrada, (2) transició de rellotge d'entrada, (important) (3) longitud del cable ... (4) Fanout ... (5) força d'impulsió de la porta ... volen ajudar a que ... Per solucionar max trans violència, només cal incrementar la força de controlador de sortida ... però la grandària augmenta ... Així que és millor tenir en compte la funció de fixar el màxim de transició violència ,....

 

[sunspot]

la transició es va decidir per dos factors: un és la gran quantitat d'entrada (de transició), és una càrrega de sortida (incloent la capa de filferro i expansions). Si algun d'ells supera el límit de la taula de cerca a la biblioteca de cèl lules estàndard, inexactitud que es produeix. Per tant, la fixació de violació max_transition és inevitable. Si va matar d'entrada és massa lent, l'increment de la força del conductor. Si la càrrega de sortida és massa alt, afegiu una mica d'amortiment. Ara, cal aprofundir en aquests dos factors.