Topologia en estrella o en cadena.

K

khaila

Guest
Tinc 4 SD-RAM que se suposa que es connecta a FPGA. les meves preguntes: 1. el que es prefereix? STAR o connexió en cadena? 2. com faig la ruta de dades compartides / direcció de bus? 3. resistències de terminació, que em nee?? on he col · locar?
 
per a les dades de punt a punt siganals d'enrutament es prefereix. 2) per a senyals de direcció i control d'estrella estrella toplogy es prefereix ..... 3) tractar d'encaminar les dades i els senyals de adress en les capes de diffrent.
 
si s'utilitza memòria SDRAM (DDR NO), fins al 80-100 MHz, llavors vostè no té massa problemes. vostè ha de mantenir totes les seves senyals entre mínim i màxim. És un sistema sincrònic. pràcticament Lmin és negatiu per a la SDRAM, per Lmax és el que has de calcular. si s'utilitza 133MHz SDRAM, és sobre el límit superior dels sistemes sincrònics sobre els PCB, a causa de la: arquitectura sincrònica, (necessita rastres curts)-lents peixos globus de sortida,-grans components no deixi de fer senyals molt curtes, però el Longitud màxima de rastreig es redueix com més freqüència. El vell pentium3 guies de disseny, que descriuen molt bé l'enrutament pràctica de DEG. Jo solia connectar en cadena sempre per DEG. Després de disseny, fer una anàlisi de temps! O abans, per determinar les regles de longitud. Terminacions: la majoria dels casos, no és tan sols necessari, ja que alguns dissenyadors resolució de 22 Ohm en sèrie en el processador. Simular amb hyperlynx, i si hi ha una gran quantitat de trucada, utilitzeu les resistències. (Paquet de 4) la separació de seguiment ha de ser grather o igual a 1 dielectric_thickness *, a 100 MHz. per menys diafonia. 1.5 és millor per a un bus més llarg.
 

Welcome to EDABoard.com

Sponsor

Back
Top