Signal Intergrity Temes relacionats

V

venkat_kvr

Guest
hii tots podem parlar d'integritat de senyal relacionats amb teoria de la matèria, eines, etc aquíAlta després de 1 minut:Jo sóc usuari de Mentor Graphics hyperlynx Si tens algun dubte sobre hyperlynx em pregunten

 
XXI wiek przyniósł nam wiele przydatnych urządzeń, bez których dziś nie wyobrażamy sobie życia. Jednym z najbardziej docenianych jest telefon komórkowy, który na przestrzeni wieloletnich zmian, stał się wielofunkcyjnym smartfonem. Jego funkcja jest bardzo zbliżona do tej jaką pełni komputer.

Read more...
 
Sóc nou en hyperlynx.pls pot donar les directrius per a la integritat del senyal i EMC / EMI, encreuament de converses.trucs i consells i orientacions generals, mentre que el disseny de

 
Anar a través de la demostració Hyperlynx tutorial, s'expliquen tots els conceptes bàsics de

 
Hola Venkat_kvr

Estic tractant d'utilitzar Hyperlynx 7,2 programari per al meu projecte.Després de passar el pensament els tutorials, vaig tractar de simular el meu projecte.Però sóc incapaç d'aquests resultats que vam obtenir en els tutorials.La meva targeta té 5.282 processadors, CPLD, FPGA, el flaix i un traductor de nivell.
Quan va executar la simulació completa amb tots aquests components de la forma d'ona sembla xocant ..la sortida del controlador de 5.282 que es mostra gran quantitat de depassant.Així que va realitzar la simulació de nou amb només 5.282 i traductor de nivell (dispositiu final), però segueix sent la forma d'ona dosnt millorar.Total d'empremta longitud és 6.5inch ..



<img src="http://images.elektroda.net/16_1208835309_thumb.jpg" border="0" alt="Signal Intergrity Related issues" title="Senyal Intergrity Temes relacionats"/> no puc entendre si hi ha alguna cosa malament en la configuració de simulació o no.

seria bo si pots aportar més llum sobre aquest ....

Gràcies
[Tama / img]

 
Hola Tama

Obtindreu els mateixos resultats que l'ús tutorial WHN o mateixos models de IBIS i la topologia d'enrutament.

U han simulat a 133Mhz és el pilot ur capaços de conduir a frequncy THT? Chk al datashhet

També tracten topologia d'enrutament diferents

 
Hola Venkat_kvr
gràcies per respondre UR ...Estic fent servir els models Ibis mateix que estan disponibles al lib i altres dels proveïdors.el conductor està treballant a 50MHZ ...És aquesta manera correcta de veure el cicle complet ....o esmentat sobre aquesta ruta d'estil.com fora Ara estic de simulació de 2 components en un moment en que també només un complement de la línia de la enitre afegir autobús ...com ho havia esmentat anteriorment la compoents en el tauler d'afegir i compartir el bus de dades ....Què recomana vostè per a aquest tipus de rutes ....

gràcies
Tama

 
Hola Tama,

Augmentar l'escala de temps en el oscil loscopi per veure el cicle complet.Utilitzeu la topologia de connexió en cadena amb longituds mínimes de taló.

 
Hola a tots

Sóc un dissenyador disseny de la PCB des de fa deu anys.
Vull aprendre de simulació de disseny de correus.He OrCAD 10,5 & dxp2004.
No sé com començar?
Pl.help em

 
Hola Venkat

Gràcies per la resposta ur ...PLS pot compartir una mica d'informació sobre els passos que segueixen de manera general, mentre que el disseny d'un PCB.el que vull saber és en quina etapa està vostè simulacions ...Sé que podem fer-ho abans que el disseny i el disseny de correus.

en el meu acaba d'afegir i va derrotar a les dades d'autobús ...que no és més que evident que la longitud no serà el mateix.Llavors, és una idea de Di-s per fer simulacions en aquest moment o després de coincidir amb el longituds ...en segon lloc, en quina mesura s'ha de dir que les formes d'ona estan bé.el que vull dir és que el conductor sempre té algun tipus de oscialltions sobre els vores, en comparació amb el receviers.espically quan tota la longitud del rastre es troba en el rang de 6-7inch a 50MHZ.

Quin tipus de Frequencys bord són els seus consells.

Gràcies
Tama

 
Hii Tama

1. "És una idea d'Di-s per fer simulacions en aquest moment o després de coincidir amb el longituds"
És bo perfomr la primera anàlisi i després goto longitud igual

2. "Què mesura cal dir que les formes d'ona es pot"
sempre que compleixi els terminis (Setup / Hold) requisits també el depassant / undershoot Canot excedir les especificacions que figuren en el màxim datasheet.If un senyal del rellotge de les vores han d'estar nets.

 
Hola Venkat

Estic intentant simular xarxes amb durada de 5.5inch connectar 4 dispositius amb una resistència sèrie de 33R (sé que això necessita ser ajustat), però els resultats el que donen són força semblant al d'un condensador de càrrega i descàrrega ...Vaig passar pel tutorial altra vegada i vaig veure que simulen una xarxa de 7,5 inchs però la forma d'ona és millor.i dont entendre quin va malament.Hi ha algun problema amb els models d'ibis o alguna configuració del programari ...He adjuntat la forma d'ona i la xarxa també ...PLS pot ajudar a solucionar el problema.

[

<img src="http://images.elektroda.net/93_1209025402_thumb.jpg" border="0" alt="Signal Intergrity Related issues" title="Senyal Intergrity Temes relacionats"/>

]<img src="http://images.elektroda.net/73_1209025447_thumb.jpg" border="0" alt="Signal Intergrity Related issues" title="Senyal Intergrity Temes relacionats"/> gràcies
[Tama / img]

 
El seu aspecte com el senyal de càrrega poden tenir més o reduir la petjada de longitud i valor de la resistència en sèrie i simular una vegada?

 
Hola Venkat

Vaig tractar de simular de nou amb la resistència de petit valor 15R ...però encara la forma d'ona encara no ha millorat molt.i cant reduir la durada més enllà, ja que és el més curt per connectar tots els dispositius ....tenir en compte altres línies de dades ...

Després vaig tractar de simular la meitat inferior del bus de dades que connecta els dispositius de 3 .. i la longitud és de 2,6 polzades ...però per a això també la forma d'ona no és millor ...mica millor en comparació amb el bus de la meitat superior ...M'han donat la forma d'ona ..resistència en sèrie és 22ohms ..<img src="http://images.elektroda.net/38_1209352734_thumb.jpg" border="0" alt="Signal Intergrity Related issues" title="Senyal Intergrity Temes relacionats"/> Sóc incapaç de comprendre WHT és GNG malament ...Com puc millorar aquesta forma d'ona ..

gràcies
Tama

 
Hola Tama

Can o carregar la topologia d'enrutament de la xarxa?

 
Hola

Sóc nou en el disseny del tauler.M'agradaria saber quines són les coses que podem fer amb hyperlynx en el disseny del tauler??

thanx

 
pramodm va escriure:

HolaSóc nou en el disseny del tauler.
M'agradaria saber quines són les coses que podem fer amb hyperlynx en el disseny del tauler??thanx
 
Hola Venkat

He connectat el enrutament de xarxa ..sembla que el peralt de manejar la càrrega del processador de 4 dispositius.per tant, hem intentat afegir un buffer, i els resultats milloren, però encara la terminació??hi ha ...per la qual cosa va tractar de simular amb tiri cap amunt en els extrems (perquè les seves múltiples autobús de caiguda) de l'autobús a 1.25v.similar a DDR2.El wavefrom és molt millor que sense un memòria temporal.Vp-p, però no és superior a 2-2,5 V ..pot ser això un problema ..<img src="http://images.elektroda.net/32_1209520409_thumb.jpg" border="0" alt="Signal Intergrity Related issues" title="Senyal Intergrity Temes relacionats"/>
<img src="http://images.elektroda.net/93_1209520435_thumb.jpg" border="0" alt="Signal Intergrity Related issues" title="Senyal Intergrity Temes relacionats"/>
gràcies
Tama

 
s3034585 va escriure:

Hola VenkatHe connectat el enrutament de xarxa ..
sembla que el peralt de manejar la càrrega del processador de 4 dispositius.
per tant, hem intentat afegir un buffer, i els resultats milloren, però encara la terminació??
hi ha ...
per la qual cosa va tractar de simular amb tiri cap amunt en els extrems (perquè les seves múltiples autobús de caiguda) de l'autobús a 1.25v.
similar a DDR2.
El wavefrom és molt millor que sense un memòria temporal.
Vp-p, però no és superior a 2-2,5 V ..
pot ser això un problema ..

<img src="http://images.elektroda.net/32_1209520409_thumb.jpg" border="0" alt="Signal Intergrity Related issues" title="Senyal Intergrity Temes relacionats"/>
<img src="http://images.elektroda.net/93_1209520435_thumb.jpg" border="0" alt="Signal Intergrity Related issues" title="Senyal Intergrity Temes relacionats"/> gràcies

Tama
 
Hola
Em pregunto quant és el cost de compra de la llicència de programari de hyperlynx
V7.2 per ...?
I m novell per això ...Alta després de 26 segons:Hola
Em pregunto quant és el cost de compra de la llicència de programari de hyperlynx
V7.2 per ...?
I m novell per això ...

 
Benvolgut Venkat,

Pot vostè dir-me com simular un model de sèries d'interruptors de Hyperlynx 7.7.
Concretament vull canviar d'autobús per simular SN74CB3T16211 de TI.El model de Ibis de TI (qualsevol altre proveïdor també com Fairchild) han definit totes les clavilles d'entrada i no com de sortida.
A la cadència que tenen un mètode per convertir aquest model en un model input-output, però el mètode per Hyperlynx no es coneix a mi.El meu suport a Mentor Graphics ha expirat i per tant, no estic rebent cap resposta d'ells.Pel que fa
Pankaj

 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top