set_case_analasys 0 / 1, en PT

[Engr]

Hi All

posant set_case_analysis 0 / 1 en els ports d'entrada, com PT desactiva aquest camí particular?
pot explicar alguns pls mica sobre set_case_analsys 0 / 1 port inpput (), i les seves aplicacions amb explantion d'elaboració

Gràcies i salutacions

 

[ljxpjpjljx]

si vols fer el xip en alguna funció i fer una anàlisi per a la coordinació, per exemple: PCI condició d'esclau, ha de fer alguns pins o registreu en el xip de ser 0 o 1, ara és necessari "set_case_analysis" per fer-ho!

 

[yx.yang]

El mateix és quan es vol fer una anàlisi de temps en manera diferent, com a mode de prova i el mode normal.Quan està en mode de prova, pot utilitzar: set_case_analysis 1 [get_ports test_en]

 

[vlsichipdesigner]

les 2 centaus de dòlar,

per comprendre millor l'execució d'ordres set_case_analysis assumir una
2 mux d'entrada i una línia de selecció, sinó que estableix el valor a 0 la primera entrada del mux s'activa i l'establiment de la segona a 1 o d'entrada s'activa al MUX, és la imatge del mateix tipus d'escenari.

aquí està utilitzant el mateix ordre per a la màscara dels temps que no estem interessats en OFF.i l'objectiu de l'eina per a concentrar-se en les rutes de calendari del nostre interès

salutacions cordials,el disseny de xips va fer fàcil

http://www.vlsichipdesign.com

 

[ljxpjpjljx]

així que vostè pot intentar fer alguna cosa!