qu (a) limita UTR pins ...

[Davorin]

És possible en qu (a) UTR inclouen l'ús d'un arxiu en verilog FPGA per especificar l'assignació de pins?

Millor seria que alguns # ifdef envoltat ells ... (yeah.. Massa programació C; o)

El gràfic és un dolor a la part de darrere ... especialment quan el dispositiu per descobrir de sobte ja no
s'ajusta (o;

 

[ydao]

No puc editar l'. MCA - o per q3.0. QSF per q4.0 arxius per tu mateix per assignar les seves limitacions pins.