Què és Verilog i en què s'utilitza?

[mkiani]

el que és Verilog i on és d'aplicació?

 

[eloxor334]

http://en.wikipedia.org/wiki/Verilog

 

[banjo]

Verilog és un llenguatge de maquinari descriptiu. Permet circuits lògics digitals que es descriu en un llenguatge d'alt nivell en lloc de portes lògiques individuals. La sintaxi de Verilog és molt similar al llenguatge de programació C, que fa que sigui fàcil d'aprendre. Originalment Verilog era un llenguatge propietari en lloc d'un estàndard obert. VHDL ha estat sempre un estàndard obert i per tant solia ser més comú per als aficionats i begineers. VHDL i Verilog fan essencialment el mateix, no són més que diferents idiomes.

 

[baonguyenpro]

Verilog i VHDL són Llenguatge de Descripció de Hardware a utilitzar per EDA escriure codi Verilog i síntesi a nivell de la porta

 

[jason99pan]

En el meu coneixement, Verilog és una espècie de "Llenguatge de Descripció de Maquinari". Quan es dissenya el circuit digital, vostè pot descriure el circuit en un llenguatge Verilog.

 

[deepu_s_s]

Hola, La seva justícia, com qualsevol llenguatge de programació com C, per exemple, però tenia la intenció de desenvolupar un diagrama esquemàtic d'un circuit integrat

 

[salma ali bakr]

Verilog és un HDL (Hardware Description Language). S'utilitza per descriure circuits lògics digitals. Després d'un codi Verilog està escrit, és simulada per assegurar la funcionalitat, i després es va sintetitzar a les portes de la lògica. Aquestes portes lògiques es col · loquen llavors en un circuit integrat, operant i givng qualsevol funció ja s'ha descrit pel codi Verilog escrit anteriorment. Aquesta és l'explicació en termes molt simples