Què és millor estil de bus tri-estat o mux?

Específicament per a FPGAs Xilinx, crec que l'enfocament tri-estat és mux
millor, ja que hi ha un munt de portes de tres estats en el xip, significava exatly a
ser utilitzats per a aquest fi, per la qual cosa queden dels recursos més general
(CLBs) per fer altres coses.

 
RX300 va escriure:

La nostra pràctica de disseny ASIC és: dins del xip, MUX només.
No tri-estat.

Bus extern, tri-estatal, si és necessari.Tri-estat té problemes, com el moment i el consum d'energia, com a enviat per un altre company.
Eviti el tri-estat, si està fent el disseny ASIC.FPGA és diferent.
Dispositius FPGA han tri-estat topalls construït endins En alguns casos, té sentit utilitzar aquests tres estats amortidors per conduir llargues línies que són compartides per blocs.
Aquest truc redueix la congestió d'enrutament.
No obstant això, els tri-estatal topalls són lents, ser-ne conscients.
 
rod_wu va escriure:

Si us plau, ajuda'm.
Què és millor ?...... no sé com utilitzar en el meu disseny.

i per què utilitzar això.

TXH
 
cdcll va escriure:

És Xilinx CPLD 9536XL adequat per tri-bus d'Estat?
 
Mux és millor en disseny petit, i tri és millor de disseny de grans dimensions.
El calendari per mux és dolent quan el disseny és gran, pel que ha tri.

 
Quan PCB disseny, és millor que triï TRI-ESTATAL ....
Quan el disseny ASIC, que és millor triar MUX ....

MUX és més petit que el TRI-ESTATAL DE ......
el que la velocitat és més ràpida ....

 
i si té un error en un bus tri-, per exemple, dos conductors, es pot cremar xip!
Així que compte amb els autobusos triestatal.I si vostè utilitza Altera, la millor manera és fer servir els busos multiplexats!!

PHYTEX

 
He dissenyat diversos xips SOC i fa temps que l'únic error en primer lloc.Si voleu que el seu disseny a treballar i per dormir, mantenir allunyat dels autobusos tri-sate en el silici.Fins i tot en les juntes que són problemàtics.

Zvrle

 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top