Què és millor estil de bus tri-estat o mux?

R

rod_wu

Guest
Si us plau, ajuda'm.Què és millor ?...... no sé com utilitzar en el meu disseny.
i per què utilitzar això.
TXH

 
Tot depèn del seu disseny.
Si el bus es comparteix dins d'un bloc petit, potser mux no és una mala idea.Però si el bus és compartit per alguns blocs que poden ser col locats per separat en el disseny, el tri-estat és l'estil més adequat per a la zona / routing consideració.I alguns posseïdor petit autobús pot ser necessària.

Hope it helps:)

 
Gràcies sunjimmy

Per al disseny de SOC, vaig a integrar altres blocs en el futur.Què és millor?

 
rod_wu va escriure:per al disseny de SOC, vaig a integrar altres blocs en el futur.
Què és millor?
 
Tri-estat dels autobusos poden consumir més energia a causa de la càrrega capacitiva per tots els nodes.
records

 
Si integrar altres blocs en el futur, sens dubte, l'estil d'autobusos Tri-estat és millor.

 
Per què autobús ARM version2.0 manera tri-canvi d'estat a Mux?

 
Calendari i les proves en tri-bus de l'aplicació de l'estat és un problema.
Els dissenyadors no tenen més temps per retallar problema de temps mitjançant l'ús de mux basat en autobús.
En el disseny de SOC, tots els dissenys de la majoria de triar mux-basada en bus, perquè la integració és més fàcil de propietat intel.lectual.
Un altre benefici de la MCU basat en autobús és millorar l'eficiència d'ample de banda de bus de manera significativa, per exemple.AMBA 2.0.

 
Hola,

Crec que no és possible dir que això és millor llavors ....Normalment, vostè té una mirada en el xip que està utilitzant, per exemple, Altera 'no tenen busos interns tri-, que només poden construir externa Autobusos triestatal.Aquesta funció només estarà en Xilinx FPGA's.

PHYTEX

 
Fins i tot Actel FPGAs no tenen busos interns triestatal.Només en I / O nivell de plataforma d'aquests poden ser implementats.

 
Crec que el MEM TRISTATE SEMPRE ÉS MILLOR SI ÚS EN UN POSSIBLE EN SOC.

 
Quin és el seu disseny.Si dissenya un tauler d'UC o ....Estat d'autobusos Tri és millor.
Però si es vol dissenyar un SOC o ASIC (o ambdós) que deoends als seus proveïdors com menthioned dalt.

 
Jo faig servir l'autobús mux per al meu disseny (2 milions de porta), no hi ha problemes de les proves, fàcil de manejar.btw, el meu disseny no té un nucli de la CPU en el mateix.

 
Des del meu punt de vista, Mux és que el disseny fàcil d'implementar.No obstant això, els tri-estatal d'autobusos estil és bo per al disseny de bloc gran amb molts.I necessitem més efecte sobre backannotion disseny.

 
sunjimmy va escriure:

Tot depèn del seu disseny.

Si el bus es comparteix dins d'un bloc petit, potser mux no és una mala idea.
Però si el bus és compartit per alguns blocs que poden ser col locats per separat en el disseny, el tri-estat és l'estil més adequat per a la zona / routing consideració.
I alguns posseïdor petit autobús pot ser necessària.Hope it helps:)
 
La nostra pràctica de disseny ASIC és: dins del xip, MUX només.No tri-estat.
Bus extern, tri-estatal, si és necessari.

Tri-estat té problemes, com el moment i el consum d'energia, com a enviat per un altre company.Eviti el tri-estat, si està fent el disseny ASIC.

FPGA és diferent.Dispositius FPGA han tri-estat topalls construït endins En alguns casos, té sentit utilitzar aquests tres estats amortidors per conduir llargues línies que són compartides per blocs.Aquest truc redueix la congestió d'enrutament.No obstant això, els tri-estatal topalls són lents, ser-ne conscients.

 
Hi ha hagut recentment un debat sobre comp.arch.fpga exactament sobre aquest tema.Comproveu que els llocs, Ray Andraka ha publicat una explicació molt decent.

Tahití

 
En la meva experiència, el que és millor "el debat seria" depèn de si el seu
eines es poden donar suport a la metodologia ". Si les seves eines poden fer front a la
de contenció i els aspectes no forçat dels autobusos tres estats, a continuació, bidirects són generalment més petites i més barates d'utilitzar.Però si esperen que les seves eines de connexions lògiques només, aleshores és millor no utilitzar bidirects perquè tard o d'hora s'arriba a través d'una situació en la que les eines es perd un error del controlador lògic resultant en contesa, o pitjor encara un flotador.

 

Welcome to EDABoard.com

Sponsor

Back
Top