Z
Zedman
Guest
Estic tractant d'usar ADC0831 A / D xip, sé que això és simple, però em vaig quedar amb ella.Full de dades, diu: Temps de conversió és 32ľs, per la qual cosa pot fer ~ 30.000 mostres per segon i jo puc ensenyat una mostra de 15 kHz d'ona sinusoïdal.
Però no és realment funciona.
He creat una configuració bàsica: Vref, V-és a GND, V lligada a Vcc.Així que he de aconseguir gairebé 0xFF a la sortida.
Però només em donen 0x5A.
He fet un munt de temps i el canvi em vaig adonar que si puc augmentar el rellotge de temps elevat que l'amplitud augmenta també.Per obtenir complet 255 bits de resolució que he de fer: rellotge UP / wait ~ 250 ls / BAIX rellotge.Si ho faig, pot aconseguir 0xFE.Però és molt més lent del que esperava, i ds va dir.
Què estic fent malament?
He buscat a google, i va trobar gran quantitat d'exemples utilitzant PIC / muntatge, i que
s'espera només un moment nop @ 4MHZ (IAM s'executa en 40 MHz, així que vaig esperar com a mínim 10 PON) entre el rellotge amunt / avall.
I adjunt el diagrama de temps de la DS.(tset-up = 250ns, TC = 8 Velocitat de 1/clock, màx. velocitat de rellotge és de 400 kHz, per la qual cosa tc = ~ 20-40ľs)
Això demostra que si la velocitat de carrera rellotge en 400.000Hz (hora de rellotge d'alta: 2.5us) que el temps de conversió és 8 * (1/400.000) = 20US.
No obstant això, el CT és la vora de la caiguda de la primera (fictici) del pols de rellotge a la vora del pols de la caiguda de les 9 de rellotge.Potser la conversió A / D encara en marxa, encara que puc canviar el resultat incomplet?<img src="http://www.edaboard.com/images/smiles/icon_cry.gif" alt="Plorant o molt trist" border="0" />
per favor, em porten a terme en els arbres ...
Però no és realment funciona.
He creat una configuració bàsica: Vref, V-és a GND, V lligada a Vcc.Així que he de aconseguir gairebé 0xFF a la sortida.
Però només em donen 0x5A.
He fet un munt de temps i el canvi em vaig adonar que si puc augmentar el rellotge de temps elevat que l'amplitud augmenta també.Per obtenir complet 255 bits de resolució que he de fer: rellotge UP / wait ~ 250 ls / BAIX rellotge.Si ho faig, pot aconseguir 0xFE.Però és molt més lent del que esperava, i ds va dir.
Què estic fent malament?
He buscat a google, i va trobar gran quantitat d'exemples utilitzant PIC / muntatge, i que
s'espera només un moment nop @ 4MHZ (IAM s'executa en 40 MHz, així que vaig esperar com a mínim 10 PON) entre el rellotge amunt / avall.
I adjunt el diagrama de temps de la DS.(tset-up = 250ns, TC = 8 Velocitat de 1/clock, màx. velocitat de rellotge és de 400 kHz, per la qual cosa tc = ~ 20-40ľs)
Això demostra que si la velocitat de carrera rellotge en 400.000Hz (hora de rellotge d'alta: 2.5us) que el temps de conversió és 8 * (1/400.000) = 20US.
No obstant això, el CT és la vora de la caiguda de la primera (fictici) del pols de rellotge a la vora del pols de la caiguda de les 9 de rellotge.Potser la conversió A / D encara en marxa, encara que puc canviar el resultat incomplet?<img src="http://www.edaboard.com/images/smiles/icon_cry.gif" alt="Plorant o molt trist" border="0" />
per favor, em porten a terme en els arbres ...