G
gauz
Guest
Hola, tinc un disseny, la simulació RTL està bé, i després 1, després de la síntesi (ise62), la porta (traduir) les dades de simulació de sortida està bé, mentre que hi ha violacions reportats quan runing simulació. Crec que és raonable 2, després de mapa, l'informe ise mantenir violació temps. quan s'executa la simulació, el resultat de sortida és desconeguda (x). llavors especifiqueu "+ no_notifier", el resultat és acceptable. és molt raonable. 3, després de P & R, l'STA informa que no hi ha violació de temps, però quan s'executa la simulació, que denuncien violació de temps en "X_FF", i el resultat és encara desconegut (X), què et passa? Crec que no hauria d'haver cap violació més amb el temps STA fix. pot algú ajudar??? Un milió de gràcies! gauz