T
TVMaster
Guest
Jo sóc un novell i necessito una mica d'ajuda ara.M'agradaria somedbody si podia ajudar-me.Quant a fa un any que he llegit alguna cosa sobre el disseny de xips i sobre el maquinari descrition idiomes.Em va semblar molt interessant aquest tema.Llavors vaig tenir la idea d'una codificació MPEG2 videodecoder en VHDL d'un FPGA.He trobat un comercial MPEG videodecoder nucli de propietat intel lectual sobre http://www.sci-worx.com que va portar prop de
50.000 portes en un ASIC @ voltant de 40 Mhz.Llavors em vaig trobar aquests Spartan II de Xilinx FPGA que hi havia fins 300 000 sistema de portes.Vaig pensar molt!Un sistema de videodecoder amb
50.000 portes que encaixen en la FPGA i VHDL Sparc massa de la CPU que va portar a prop de
30.000 com a sistema de portes de disseny ASIC.Llavors vaig començar a escriure un model de programari per a la MPEG1 / 2 a C videodecoder que volia que després de traduir en maquinari.Fa uns mesos han completat el programari descodificador i va funcionar bé.He començat a escriure un nucli IDCT SDRAM i un controlador de VHDL.Però després vaig tenir una mala sorpresa: (
I IDCT el nucli compilat amb el programari de Xilinx Webpack i ni tan sols hi caben en una porta de 200 000 FPGA.OK,
potser era una mica dolenta, però es descriu normalment això no es podia.Llavors compilat una CPU Z80 i que va prendre prop de 50% d'una porta de 200 000 Spartan II.Com ASIC que té al voltant de
8.000 portes.Això és 10 vegades tant com m'esperava!Després vaig llegir la síntesi dels resultats de la CPU Sparc Jiri Gaisler i va ser el mateix amb ell.També 10 vegades tant en portes d'una FPGA Virtex.Ara
s'han adonat que no puc comparar amb aquests ASIC portes "FPGA portes".Les indicacions d'aquests Xilinx FPGA són idiotes!
<img src="http://www.edaboard.com/images/smiles/icon_evil.gif" alt="O mal molt boig" border="0" />Així que la meva MPEG videodecoder mai encaixen en una FPGA 300k porta.I ara tinc el problema que no sé què he de fer ara.Potser el descodificador podria cabre en una FPGA Virtex però són molt cars i un ASIC fabricació també és molt car.Algú una pista per a mi?
50.000 portes en un ASIC @ voltant de 40 Mhz.Llavors em vaig trobar aquests Spartan II de Xilinx FPGA que hi havia fins 300 000 sistema de portes.Vaig pensar molt!Un sistema de videodecoder amb
50.000 portes que encaixen en la FPGA i VHDL Sparc massa de la CPU que va portar a prop de
30.000 com a sistema de portes de disseny ASIC.Llavors vaig començar a escriure un model de programari per a la MPEG1 / 2 a C videodecoder que volia que després de traduir en maquinari.Fa uns mesos han completat el programari descodificador i va funcionar bé.He començat a escriure un nucli IDCT SDRAM i un controlador de VHDL.Però després vaig tenir una mala sorpresa: (
I IDCT el nucli compilat amb el programari de Xilinx Webpack i ni tan sols hi caben en una porta de 200 000 FPGA.OK,
potser era una mica dolenta, però es descriu normalment això no es podia.Llavors compilat una CPU Z80 i que va prendre prop de 50% d'una porta de 200 000 Spartan II.Com ASIC que té al voltant de
8.000 portes.Això és 10 vegades tant com m'esperava!Després vaig llegir la síntesi dels resultats de la CPU Sparc Jiri Gaisler i va ser el mateix amb ell.També 10 vegades tant en portes d'una FPGA Virtex.Ara
s'han adonat que no puc comparar amb aquests ASIC portes "FPGA portes".Les indicacions d'aquests Xilinx FPGA són idiotes!
<img src="http://www.edaboard.com/images/smiles/icon_evil.gif" alt="O mal molt boig" border="0" />Així que la meva MPEG videodecoder mai encaixen en una FPGA 300k porta.I ara tinc el problema que no sé què he de fer ara.Potser el descodificador podria cabre en una FPGA Virtex però són molt cars i un ASIC fabricació també és molt car.Algú una pista per a mi?