[Mogut] Implementació de tensió de sortida 1,8 V en el procés de 0.18um?

[twteng]

Hola a tots: Algú pot respondre la meva pregunta, vaig a dissenyar dues versions de LDO: 1. De sortida 1,8 V en 1,8 V 0.18um procés 2. De sortida de 3,3 V en el procés de 3.3V 0.18um (amb capa de OD2) la tensió de deserció és 200mV Puc connectar 2V (1,8 deserció escolar) o 3,5 V (3,3 + deserció) de tensió a l'entrada del PIC? la seva ajuda seria apreciar, moltes gràcies.

 

[erikl]

Puc connectar 2V (1,8 + deserció) o 3,5 V (3,3 + deserció) de tensió a l'entrada del PIC?

Clar. Si voleu que el mateix circuit per als voltatges d'E / S, l'ús de 5V (≧ 3,5 V) amb tolerància als transistors.

 

[leo_o2]

Si vols un bon acompliment com PSRR, la regulació, és millor tenir més espai per LDO. Si VIN = VO + deserció escolar, que vol dir que no hi ha marge.

 

[twteng]

Hola erikl: No acabo d'aconseguir el seu punt? ¿Podria vostè aclarir més? Hola, gràcies leo_o2: Vostè es refereix a ampliar la caiguda de tensió de sortida o VIN? Podria explicar més detalls. Per ampliar aquesta qüestió, el que la regió ha de passar de transistors (PMOS) funcionen? on jo sabia, a SAB regió -> PSRR bé i de regulació del rendiment, a la regió lineal -> estalviar energia. Estic en el cert? esperant que tant la resposta, moltes gràcies.

 

[leo_o2]

Sí A la regió de deserció escolar, PSRR es reduirà a 0. En general, PSRR serà màxim de VIN> 1 = VO V.