mesurar el marge i obtenir un marge de fase

[thanhtri_pc]

hola a tots, vull determinar el guany i el marge de pharse de l'op-amp (llaç obert només). Així que dibuixi l'esquema com a arxiu adjunt. L'entrada és senyal de Vsin i executar l'anàlisi de corrent altern (utilitzant espectre simulaor). Després de la simulació, m'adono que amb una magnitud diferent de Vsin, tinc diferents valors de guany / marge pharse. M'agradaria preguntar-li com triar el valor de la magnitud de Vsin per obtenir guanys vàlida / marge pharse? Molts ajuda són benvinguts!

 

[LvW]

Anàlisi de ca - si es realitza correctament - és independent de l'amplitud de corrent altern (anàlisi de petit senyal). Verificar i corregir el punt d'operació de corrent continu de l'amplificador operacional (ús doble font).

 

[masa_2010]

Crec que vostè no ha d'utilitzar Vsin, en lloc d'això va posar una Vdc i avaluar 1V per l'atribut de voltatge de corrent altern a l'interior del símbol. Si hi ha Vac en què projecte serà útil també. provar això i crec que el seu problema serà resolt

 

[LvW]

Sí, masa_2010 que és correcte. El seu sistema de simulació fa no mostren una anàlisi de corrent altern (oposada a la seva pròpia declaració en la primera publicació).

 

[thanhtri_pc]

Hola a tots, es pot veure el meu amplificador de potència de subministrament ús únic (VDD = 1.8V, Vss = 0). Per tant, en l'esquema, jo faig servir un Vdc per crear tensió d'offset en oder per a tots els prejudicis del transistor amplificador operar a la regió de saturació. Després que jo faig servir Vsin (connexió en sèrie amb Vcc). També executa una anàlisi de CA, però tinc un problema: Tinc guany diferent / marge pharse amb una magnitud diferent de Vsin.

 

[vijaysunil]

20log (sortida) s'utilitza per dibuixar el gràfic. Així que quan estan llegint o l'augment de la gràfica, és correcta només si la magnitud de Vsin és 1V. Altres vendes o necessitat de reduir el guany per 20logVsin per obtenir el valor correcte. Assegureu-vos de que estan fent això o quan o es varia la magnitud de Vsin.

 

[LvW]

Hola a tots, es pot veure el meu amplificador de potència de subministrament ús únic (VDD = 1.8V, Vss = 0). Per tant, en l'esquema, jo faig servir un Vdc per crear tensió d'offset en oder per a tots els prejudicis del transistor amplificador operar a la regió de saturació. Després que jo faig servir Vsin (connexió en sèrie amb Vcc). També executa una anàlisi de CA, però tinc un problema:. Tinc guany diferent / marge pharse amb una magnitud diferent de Vsin

Crec que la configuració de la simulació és "problemàtic". Això significa, que pot funcionar per a alguns opamps però pot fallar en alguns altres tipus. L'àrea del problema és el punt de treball que sens dubte no està al mig del rang d'operació disponible causa de la falta de retroalimentació negativa. Deixeu que el simulador de mostrar la tensió de sortida de corrent continu - i veuràs a què em refereixo. La configuració amb un desplaçament fix (Vdd / 2) és idèntica a una instal · lació de subministrament dual amb dues entrades de corrent continu a terra. Això només funciona per a un model ideal sense cap tipus de propietats de desplaçament. Jo suggeriria utilitzar una configuració amb realimentació negativa. A continuació, pot aplicar un dels mètodes clàssics de simulació de circuit obert. Aquests mètodes s'han discutit diverses vegades en aquest fòrum i en altres llocs.

 

[masa_2010]

Una altra cosa, com es pot provar el marge de fase i marge de guany si no hi ha resposta en el circuit? En general, el problema d'estabilitat només apareix en sistemes de circuit tancat. Si el sistema és en llaç obert, això significa que serà sempre estable.

 

[LvW]

Sí masa_2010, en principi, té vostè raó. No obstant això, és pràctica comuna - per exemple, en els fulls de dades - per donar un marge de fase també per opamps sense realimentació. En aquest cas, el marge especificat val per al pitjor dels casos que és retroalimentació guany unitària. Per a tots els altres valors de retorn el marge és més gran.

 

[masa_2010]

Ets LVW tota la raó.

 

[vijaysunil]

Hola LVW, Pots explicar per què el marge de fase és pitjor en el cas de buffer de guany unitària? Gràcies, Vijay

 

[leo_o2]

Al meu entendre, no crec que AM per al buffer de la unitat de guany és el pitjor dels casos. Aquest comentari només és correcta quan la informació només és divisor resistiu pur. El tampó de guany unitat tindrà la major guany de bucle (el factor de realimentació és 1). D'altra cas pur divisor resistiu, el factor de realimentació ser inferior a 1, pel que resulta en un guany de bucle més petit. Si pol i el zero es produeix cap canvi, condueix a un major ample de banda i més baixa en la fase. Per tant, el marge de fase amb realimentació unitària de guany és la més baixa. Però si la resposta és més de divisor resistiu pur, és difícil de dir. Per exemple, una tapa més es connecta entre el node de retroalimentació a terra, que podria conduir a marge de fase pitjor que la de tampó guany unitària.

 

[sv1437]

És fàcil cometre errors en el mesurament de fase i marge de guany. Està mesurant com es mostra a la imatge adjunta?