la retallada de simulació Resitor

[rajblr]

Hola a tots estic fent un disseny de BGR, on en el que estic planejant utilitzar la resistència de tall per superar la variació del procés. He decidit utilitzar 5bit de tall per a la resistència, però no tinc ni idea de com preparar la retallada esquemàtica resistència de combinació de bits 5. Prof forner ha donat una resistència de tall esquemàtic que utilitza fusibles de metall. Però no és tan clar per a mi com fer. Llavors, pot algú dir com preparar la retallada esquemàtica la resistència i la forma de simular. També tinc dubtes bàsics, com quan s'utilitza la resistència de BGR com he de considerar el TC de la resistència. Totes les aportacions o qualsevol docs disseny serà apreciada. raags fa a

 

[qutang]

Crec que TC no és impotant perquè són les mateixes cosa.