FIFO18

[choonlle]

En el disseny de la FIFO Xilinx, quina és la raó d'utilitzar el restabliment síncron de 3 cicles de CLK?

 

[echo47]

És probable que guarden alguns de silici al gasoducte de la FIFO, o increment de la velocitat.

Paraules de la Virtex-5 Guia de l'usuari:He perdut
He perdut el meu és un senyal asíncrona per multi-tipus FIFO, i sincrònica per FIFO sincrònica.
He perdut s'ha de fer valer per tres cicles per restablir tots llegir i escriure i inicialitzar els comptadors de direcció de les banderes després d'encendre l'aparell.
Reinici no esborra la memòria, ni esborrar el registre de sortida.
Quan la restauració es va afirmar Alt, buit i ALMOST_EMPTY s'estableix en 1, plena i ALMOST_FULL es restableixen a 0.
El senyal de reinici ha de ser més alt en almenys tres de rellotge de lectura i escriptura de cicles de rellotge per assegurar que tots els estats interns es restableixen als valors correctes.
Durant el restabliment, RDENO i Wren es manté baixa.

 

[choonlle]

Per què va dir que probablement estalviar una mica de silicona, millorar la velocitat?Quina és la raó?

 

[echo47]

La majoria dels sistemes pipeline "són difícils de restablir de manera sincrònica, el que requereix la lògica combinatòria extra.És un malbaratament d'incloure lògica que poques vegades es fa servir (per exemple, només després d'engegar l'ordinador).La lògica addicional consumeix silici i pot disminuir la freqüència de rellotge màxima.Dissenyadors de Xilinx possible que hagi trobat una manera de simplificar la lògica de restablir en permetre un pols i restablir per propagar lentament a través de la canonada FIFO.

Això és el que jo penso!