Disseny de FSM

K

kunal1514

Guest
Mentre desiging a Verilog.Estats Federats de Micronèsia que és el millor "Mealy" o "Moore" Estats Federats de Micronèsia i per què?

 
Moore més de Mealy
A la màquina de Mealy, la producció depèn de l'entrada.Així que qualsevol entrada glitchy es propogated a la sortida.D'altra banda, en una major producció d'equip d'estat depèn de l'estat només.Així que no falles a la sortida.
Mealy més de Moore
Statemachine Moore requereix un flipflop (denota un estat de pagament) més de Mealy.Així que sempre serà l'1 de latència de rellotge en Moore sobre Mealy.

Pel que seu un trade-off.Vostè com a dissenyador ha de decidir sobre el tipus de màquina d'estat per al seu ús.

 
Sobretot si la generació de qualsevol o o senyals de control no han de rebre qualsevol error en aquest cas és millor utilitzar Moore que farinosa

 
Statemachine Moore exigeix que dóna sortida a la vora del rellotge, però en la màquina o farinosa / p ve en aquest moment quan es compleix la condició significa un retard del cicle de rellotge es produeix a la màquina Moore.

Màquina de l'Estat és preferrence també depenen de la condició de que el disseny de la Ronda Uruguai per al control de ruta o ruta d'accés de dades.

 
Moore és més preferit per meally perquè la seva producció és més sincrònica a CLK i per tant es produeixen errors NT ......

 
Moore es atleast 1 cicle de rellotge més de mealy.But a farinosa, la lògica de pinta de sortida pot produir interferències.

qualsevol disseny pot dividir-se en,
1) dades de la trajectòria.
Ruta d'accés de control 2).

per al disseny de o dades de la trajectòria pot triar farina com és més ràpid.
per al disseny de control de ruta o pot triar Moore com es falla de manera lliure és fiable.

 
Subramanyam Hola!

Vostè va dir que "per al disseny de les dades o ruta pot triar farinosa, com és més ràpid".

Sabem que tots els sistemes digitals poden ser dividit en "ruta d'accés de control" "ruta de dades".I la "ruta d'accés de control" s'utilitza per controlar la "ruta de dades".

Però quan a aplicar "ruta de dades" amb el FSM?Qui pot donar un exemple senzill?

Salutacions cordials,
Davy

 
, Així, Moore és en camí de control i farinosa de dades de la trajectòria
ja que en farinosa es pot tenir la sortida de la dreta estat actual després de fer una aportació a la mateixa (que és de la màquina de Moore), o no haurà d'esperar que el cicle de rellotge al costat d'aconseguir-ho
això és per trobar el següent estat a la màquina de Moore
i per tant els comandaments de control a prop de ser utilitzats

o pot tenir tot un sistema representat, com els Estats Federats de Micronèsia amb les accions de
el que significa o haver certes condicions per a l'entrada, si estan satisfets, llavors la sortida és així i així (en les transicions per farinosa)
i aquesta màquina es tradueix en una part dispositiva i una part de control

però de o curs pot tenir una FSM pur només per a una part dispositiva
No, exemple concret han d'aclarir, però és trobat

 
que depèn de l'aplicació del circuit.Si el retard no és necessari, per anar més farinosa Moore ..

gràcies

 
Algú pot suggerir algun llibre que explica com dissenyar o FSM en detall?

Gràcies

 
adityakant va escriure:

que depèn de l'aplicació del circuit.
Si el retard no és necessari, per anar més farinosa Moore ..

 
Mealy és la transició obtinguda a partir de
Moore és obtinguda Stae.

Anmol

 
holaConsulteu el següent enllaç per a més informació sobre Melay i Moore màquina

http://en.wikipedia.org/wiki/Finite_state_machineEspero que el va ajudar a

 
Hola,

Pot consultar Zvonksi i Brown, els sistemes digitals usant Verilog / VHDL. Que llibre és bo que conté l'explicació dels EFM, amb codificacions.

 
Hola,

Tinc alguns materials que estan en els models que utilitzen els EFM Verilog i VHDL.
Malauradament, cal iniciar una sessió per veure aquest arxiu adjunt

 
davyzhu va escriure:

Subramanyam Hola!Vostè va dir que "per al disseny de les dades o ruta pot triar farinosa, com és més ràpid".Sabem que tots els sistemes digitals poden ser dividit en "ruta d'accés de control" "ruta de dades".
I la "ruta d'accés de control" s'utilitza per controlar la "ruta de dades".Però quan a aplicar "ruta de dades" amb el FSM?
Qui pot donar un exemple senzill?Salutacions cordials,

Davy
 
Richardyue Hola!

Si us plau, pregunteu Subramanyam sobre la qüestió,

<img src="http://www.edaboard.com/images/smiles/icon_smile.gif" alt="Somriure" border="0" />Gràcies!
Davy

 
Hii Davy,

Exactament això és el que he après, però mai vaig pensar que en relació amb les dades de la meva instrucció de ruta de disseny.Sembla ur declaració és correcta, però realment vull saber de vostè que és impossible dissenyar la ruta de dades utilitzant FSM??

Gràcies,

Subbu.

 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top