d'enganxament de fase bucles sobre dejitter

[ddt694]

Hola, tots els amics en un dels meus dissenys, he rebut l'estació mestra 'PSK forma d'ona i el rellotge de les dades havien estat recoveried. Però el rellotge de dades recoveried no compleixen amb els requisits del sistema. El rellotge de la outpout desmodulador ha de ser molt baix soroll de fase, per exemple, 130dBc/Hz a 100Hz. Per tant, jo faig servir un segon bucle d'enganxament de fase i un baix nivell de soroll de fase OCVCXO de reajustament temporal del rellotge rebuda. Però jo nose sap quin tipus de detector de fase s'ha d'utilitzar. ADF sèrie o LMX xips de freqüència de sèrie sintetitzador pot ser utilitzat per al disseny del sintetitzador de freqüència, però aquests detectors tipus de vora no pot adaptar per al cas que el rellotge de referència no és molt alta S / N. És el detector de tipus Exclusiu-o porta més encaixable? El problema és que, excepte HC4046, no hi ha altres xips d'alt rendiment detector de fase per a ús empresarial. O bé, vaig haver de fer servir un xip CPLD per al disseny del detector de fase? Gràcies

 

[biff44]

La majoria de la gent quadrats fins a la freqüència d'ona sinusoïdal de baixa amb una porta lògica. La família CMOS d'ACT és una porta de soroll de fase de baixa.

 

[ddt694]

Hola, a més de la porta lògica, hi ha alguna altra fase detctor disponibles? El que sé és només hc4046 i sèries ne56x. gràcies

 

[webdog]

Peregrine Semi té algunes bones PLL / fase fitxes dectector .... mira w * w.psemi.com o, potser vostè podria simplement utilitzar un tipus lineal del detector de fase, com un mesclador ringdiode equilibrada. Aquests són de molt baix soroll també! / WebDog

 

[ddt694]

Hola, Quan utilitzeu un detector de tipus de porta O-exclusiva, el cicle és fàcil estar en tancat, però l'ús de la FPD tipus de vora, el bucle és molt difícil ser bloquejat i en la fluctuació del senyal de sortida és gran. podria explicar que alguns amics? gràcies