D
darkslate
Guest
Tinc dos mòduls en el meu disseny.
un mòdul de dut1 utilitza biblioteques ASIC, l'altre dut2 utilitza biblioteques coreg Xilinx.
el problema és que vull delay_mode_zero opció compli a dut1,
i no en dut2.
així que compila com els següents.
dut1.v ncverilog delay_mode_zero
ncverilog dut2
, Però quan compile dut2, no trobar el dut1 exemple, a la biblioteca
Com puc solucionar això.
A ModelSim, em funciona trobar.
please help me ......
un mòdul de dut1 utilitza biblioteques ASIC, l'altre dut2 utilitza biblioteques coreg Xilinx.
el problema és que vull delay_mode_zero opció compli a dut1,
i no en dut2.
així que compila com els següents.
dut1.v ncverilog delay_mode_zero
ncverilog dut2
, Però quan compile dut2, no trobar el dut1 exemple, a la biblioteca
Com puc solucionar això.
A ModelSim, em funciona trobar.
please help me ......