Com interfície CPLD amb FPGA?

[bhuvasen]

Hola amics,
Sóc un nou interfície de l'abella CPLD i FPGA.aquí
estic usant el CPLD xc95144xl i FPGA Spartan-3 és xc3s400-tq144.algú em va suggerir que la forma en què al llarg de la interfície aquestes coses.si em donen PROM, xcf02s com interfície ball tindrà lloc ..

Records
Sen chett.

 

[Gran Noi]

La PROM va a la FPGA sol.El CPLD no necessita PROM, i està programat a través d'JTAG, en què a bord de la RAM no volàtil (flash).No hi ha cap disposició especial que imposa a les fitxes de disseny, sinó en la part de programació, simplement haurà cadena JTAG de la cadena.

És a dir, unir tots els TMS, TCK i TRST, i de la programació JTAG capçalera, que van des de la capçalera pins TDI nomenat al primer xip de TDI,
i després, a partir d'aquest xip de TDO per al proper xip de TDI,
i després que TDO per l'últim xip de TDI, i des d'aquest darrer xip TDO JTAG a la capçalera de pins etiquetats TDO.

En la cadena, pot posar qualsevol xip en primer lloc, però en general, ja que la PROM FPGA i estan relacionats, seria lògic que la cadena d'ells al costat de l'altra.

 

[bhuvasen]

Hola amics ..

Aquí faig meu disseny del tauler d'una aplicació de l'òptica.en el meu disseny he CPLD i FPGA ..CPLD és xc95144xl i FPGA Spartan-3 és xc3s400-tq144.Vull assenyalar a la clavilla i els detalls de cada un i aquestes coses .. interfícieTinc Spartan-3 pins detalls ..però per CPLD no vaig tenir ..PLS i també em diuen que pins he de donar més importància, mentre que la interfície.Si us plau, Deme SME suggeriments ...Si hi ha qualsevol material reg PLS que em enllaç ...

Records

Sen chett ..

 

[Gran Noi]

Per la interfície de PROM FPGA, la millor manera és, probablement, a mirar esquemàtica dels dissenys ja realitzats.Pots veure altres esquemes massa espartà, ja que la interfície de programació no canvia molt.

El pinout de cadascun dels dispositius el més probable es troba en Xilinx lloc.També cercar notes d'aplicació sobre la interconnexió de la PROM FPGA, no sé si existeixen tals documents.

Coses per comprovar de primera mà és el poder.El Spartan-III té diverses fonts d'energia (mundial 3.3V, 2.5V i 1.2V i definides per l'usuari de voltatge per a cadascun dels 8 bancs).Així mateix, quan la FPGA configurar a partir de la PROM, utilitza 2.5V IO i,
a continuació, canviar el que sigui en aquell banc.Per tant, si té 3.3V IO, la FPGA encara configurar a la PROM d'2.5V.Hi ha una nota d'aplicació sobre Xilinx lloc que mostra com és possible utilitzar 3.3V per a que el banc (amb ús de resistències).

Ho sento no tinc els enllaços malgrat ...