X
xiongdh
Guest
La següent és copiat de synopsys.com
la pregunta és:
1) Aquest programa només trobar les cèl lules que es connecten a InOut pins directament, és suficient i correcta, només set_false_path només amb aquestes cèl lules.
2) Des VENUT, només hi ha només quatre camí, entrada a la sortida, entrada a FF / D, FF / CLK a la producció i FF / CLK a FF / D.el camí traçat pel TCL següent no és un dels quatre aboves.
3) Per a un disseny de jerarquia.si és submòdul tenen ports de InOut. Com utilitzar aquesta script.Can tcl algú donar-me una completa tcl per fer front a aquesta situació?
Gràcies a tots.
Com desactivar rutes d'accés bidireccional de vots
Pregunta:Com puc inhabilitar rutes de retroalimentació bidireccional?
Resposta:Camins de realimentació Bidirectionnal pot introduir rutes llargues en el disseny.
Aquestes rutes de llarg serà cronometrada pel disseny del compilador i del compilador de Física i
També optimitzat.En general, aquests camins no ha de ser optimitzat, perquè
són falses.En horari estelar, per tal de desactivar aquestes rutes d'accés que tenen aquests
dues variables:
timing_disable_internal_inout_cell_paths = "true"
timing_disable_internal_inout_net_arcs = "true"
En versions anteriors a la versió T-2002.05, el disseny del compilador i Física compilador
no té cap variable per imitar aquest comportament.Això significa que l'usuari necessita manualment
identificar i desactivar aquests camins.
A partir de la versió T-2002.05, les dues variables són compatibles amb el disseny del compilador
Física i de l'compilador i s'estableix en el valor predeterminat true.Vostè rebrà el
comportament desitjat de forma automàtica i no cal aplicar aquest script.
El guió previst en aquest article automàticament identificar aquests camins
i crear un arxiu de comandes que es poden utilitzar en el disseny del compilador i Física
Compilador d'aplicar tots els comandaments necessaris camí fals.
#
#
Description #:
# Aquesta seqüència identifica tots els ports d'InOut en el disseny d'alt nivell.
# Després, per a cada port que crea la llista dels pins de sortida connectat a la mateixa i la llista dels pins d'entrada.
# Per últim, la seqüència d'aplicar un fals sender més de les dues llistes.
#
# Objectiu: Tenir una manera d'emular a DC / PC el comportament de les variables d'horari Estelar
# Timing_disable_internal_inout_cell_paths = "true"
# Timing_disable_internal_inout_net_arcs = "true"
#
Advertència #:
# Aquest guió no és compatible i es pot utilitzar al seu propi risc.Només es pot utilitzar en mode de TCL.
#
#
# Ús:
# A) carrega la base de dades en horari estelar
# B) la font d'aquesta seqüència
# C) executar l'script: create_false_path_for_bidir <script_name_to_create>
# D) utilitzar l'script generat en el DC-TCL o PC
#proc create_false_path_for_bidir (arxiu) (
reorientar $ filename (echo "")
conjunt count_bidir 0
conjunt count_fp 0
conjunt count_bidi_port [sizeof_collection [filter_collection [get_port "*"] "@ port_direction == InOut"]]
si ($ count_bidi_port == 0) (echo "Advertència #!: Aquest disseny no conté cap dels ports bidirectionnal"
) Else (
echo "Procés begining ----------------- -------------"
conjunt collection_of_nets_name_on_bidiport [get_nets-of_object [filter_collection [get_port "*"] "@ port_direction == InOut"]]
foreach_in_collection one_net_name_on_bidiport $ collection_of_nets_name_on_bidiport (
net_name_bidi_port conjunt [get_attribute full_name $ one_net_name_on_bidiport]
count_bidir incr
echo ""
echo ""
echo "Processament de Port bidirectionnal $ net_name_bidi_port"
fet "------------------------------------------------ ----------------"conjunt pins_in [filter_collection [get_pins-full-of_object $ net_name_bidi_port] "@ pin_direction == a"]
echo "Llista dels pins d'entrada al port Bidirectionnal $ net_name_bidi_port"
que $ pins_inconjunt pins_out [filter_collection [get_pins-full-of_object $ net_name_bidi_port] "@ pin_direction == out"]
echo "Llista dels pins de sortida al port Bidirectionnal $ net_name_bidi_port"
que $ pins_out
one_pin_out foreach_in_collection $ pins_out (
one_pin_in foreach_in_collection $ pins_in (
a_pin conjunt [get_attribute full_name $ one_pin_out]
b_pin conjunt [get_attribute full_name $ one_pin_in]
count_fp incr
redirect-append $ filename (echo "set_false_path-a través de $ a_pin-a través de $ b_pin")
echo "Gravació Fals camí-a través d'$ a_pin i-a través de $ b_pin"
)
)
))
echo ""
echo ""
echo ""
"******************** Ressò final del procés de ************************* ******"
echo "procés ha acabat amb èxit".
echo "Resum"
echo "port bidirectionnal $ count_bidir van ser processats"
echo "camí fals $ count_fp s'ha publicat"
si ($ count_bidi_port> 0) (echo "ordres fals sender han escrit a: $ fitxer"
) Else (
echo "No hi ha comanda fals sender s'ha publicat"
)
echo "# # Gràcies per fer servir aquest script. # #")
la pregunta és:
1) Aquest programa només trobar les cèl lules que es connecten a InOut pins directament, és suficient i correcta, només set_false_path només amb aquestes cèl lules.
2) Des VENUT, només hi ha només quatre camí, entrada a la sortida, entrada a FF / D, FF / CLK a la producció i FF / CLK a FF / D.el camí traçat pel TCL següent no és un dels quatre aboves.
3) Per a un disseny de jerarquia.si és submòdul tenen ports de InOut. Com utilitzar aquesta script.Can tcl algú donar-me una completa tcl per fer front a aquesta situació?
Gràcies a tots.
Com desactivar rutes d'accés bidireccional de vots
Pregunta:Com puc inhabilitar rutes de retroalimentació bidireccional?
Resposta:Camins de realimentació Bidirectionnal pot introduir rutes llargues en el disseny.
Aquestes rutes de llarg serà cronometrada pel disseny del compilador i del compilador de Física i
També optimitzat.En general, aquests camins no ha de ser optimitzat, perquè
són falses.En horari estelar, per tal de desactivar aquestes rutes d'accés que tenen aquests
dues variables:
timing_disable_internal_inout_cell_paths = "true"
timing_disable_internal_inout_net_arcs = "true"
En versions anteriors a la versió T-2002.05, el disseny del compilador i Física compilador
no té cap variable per imitar aquest comportament.Això significa que l'usuari necessita manualment
identificar i desactivar aquests camins.
A partir de la versió T-2002.05, les dues variables són compatibles amb el disseny del compilador
Física i de l'compilador i s'estableix en el valor predeterminat true.Vostè rebrà el
comportament desitjat de forma automàtica i no cal aplicar aquest script.
El guió previst en aquest article automàticament identificar aquests camins
i crear un arxiu de comandes que es poden utilitzar en el disseny del compilador i Física
Compilador d'aplicar tots els comandaments necessaris camí fals.
#
#
Description #:
# Aquesta seqüència identifica tots els ports d'InOut en el disseny d'alt nivell.
# Després, per a cada port que crea la llista dels pins de sortida connectat a la mateixa i la llista dels pins d'entrada.
# Per últim, la seqüència d'aplicar un fals sender més de les dues llistes.
#
# Objectiu: Tenir una manera d'emular a DC / PC el comportament de les variables d'horari Estelar
# Timing_disable_internal_inout_cell_paths = "true"
# Timing_disable_internal_inout_net_arcs = "true"
#
Advertència #:
# Aquest guió no és compatible i es pot utilitzar al seu propi risc.Només es pot utilitzar en mode de TCL.
#
#
# Ús:
# A) carrega la base de dades en horari estelar
# B) la font d'aquesta seqüència
# C) executar l'script: create_false_path_for_bidir <script_name_to_create>
# D) utilitzar l'script generat en el DC-TCL o PC
#proc create_false_path_for_bidir (arxiu) (
reorientar $ filename (echo "")
conjunt count_bidir 0
conjunt count_fp 0
conjunt count_bidi_port [sizeof_collection [filter_collection [get_port "*"] "@ port_direction == InOut"]]
si ($ count_bidi_port == 0) (echo "Advertència #!: Aquest disseny no conté cap dels ports bidirectionnal"
) Else (
echo "Procés begining ----------------- -------------"
conjunt collection_of_nets_name_on_bidiport [get_nets-of_object [filter_collection [get_port "*"] "@ port_direction == InOut"]]
foreach_in_collection one_net_name_on_bidiport $ collection_of_nets_name_on_bidiport (
net_name_bidi_port conjunt [get_attribute full_name $ one_net_name_on_bidiport]
count_bidir incr
echo ""
echo ""
echo "Processament de Port bidirectionnal $ net_name_bidi_port"
fet "------------------------------------------------ ----------------"conjunt pins_in [filter_collection [get_pins-full-of_object $ net_name_bidi_port] "@ pin_direction == a"]
echo "Llista dels pins d'entrada al port Bidirectionnal $ net_name_bidi_port"
que $ pins_inconjunt pins_out [filter_collection [get_pins-full-of_object $ net_name_bidi_port] "@ pin_direction == out"]
echo "Llista dels pins de sortida al port Bidirectionnal $ net_name_bidi_port"
que $ pins_out
one_pin_out foreach_in_collection $ pins_out (
one_pin_in foreach_in_collection $ pins_in (
a_pin conjunt [get_attribute full_name $ one_pin_out]
b_pin conjunt [get_attribute full_name $ one_pin_in]
count_fp incr
redirect-append $ filename (echo "set_false_path-a través de $ a_pin-a través de $ b_pin")
echo "Gravació Fals camí-a través d'$ a_pin i-a través de $ b_pin"
)
)
))
echo ""
echo ""
echo ""
"******************** Ressò final del procés de ************************* ******"
echo "procés ha acabat amb èxit".
echo "Resum"
echo "port bidirectionnal $ count_bidir van ser processats"
echo "camí fals $ count_fp s'ha publicat"
si ($ count_bidi_port> 0) (echo "ordres fals sender han escrit a: $ fitxer"
) Else (
echo "No hi ha comanda fals sender s'ha publicat"
)
echo "# # Gràcies per fer servir aquest script. # #")