carregant esquema???

[vikrant.eda]

Cada vegada hem d'escriure cap programa si volem un dispositiu lògic per a funcionar com la nostra obligació ..... podem carregar directament un esquema en el nostre FPGA o CPLD .. si és possible, com fer això??

<img src="http://www.edaboard.com/images/smiles/icon_question.gif" alt="Pregunta" border="0" />donar gràcies per endavant ....

 

[Iouri]

ús de la introducció de l'esquema en lloc de VHDL / Verilog

 

[echo47]

Què FPGA / CPLD dispositius estan utilitzant?

Alguns FPGA / CPLD proporcionar eines de desenvolupament de la introducció de l'esquema, però la majoria dels enginyers han optat per HDL perquè és molt més fàcil i més ràpid.

Fins i tot si utilitza la introducció de l'esquema, probablement no pot utilitzar el seu esquema antic projecte.Vostè probablement necessita per crear un nou esquema utilitzant la biblioteca de components (comptadors, fracassos, portes, registres, etc) proporcionats per les eines de desenvolupament.