Cadence ADE mixt problema de la simulació de senyals

[freewing]

Jo ús Devices Cadence Design Medi Ambient per simular un sistema mixt de senyal (Verilog, Verilog-A, esquemàtica, els models d'espectre).Però hi ha sth malament en la interfície entre un bloc de verilog i font de voltatge.La font de tensió és una ona sinusoïdal.M'ha configurat IE A2D en els terminals del bloc de verilog.No obstant això, aquesta font de tensió sinusoidal no està correctament convertits a les seqüències digitals.Lo estrany és quan canvi a una font de tensió de pols (vpulse), funciona bé.Quina podria ser la raó?Thx.

 

[eng_Semi]

Si ur declarar una variable, en el codi d'Ur, per mantenir el senyal d'entrada, assegureu-vos que o declarar com sencer, real, no.

Si el problema existeix, que em enviés el codi (if u want)

 

[uncle_urfi]

Vostè ha de prémer "Q" per consultar el A2D, suposo que està sortint de la ahdlLib i, a continuació els paràmetres de configuració correctament.especialment la tensió de referència.

Amb la font de pols, només hi ha dos estats i un augment molt breu / temps de caiguda, però amb el pecat, la resolució del convertidor tindrà un paper.