Cadència 6.1 - ajuda necessària amb el temps de simulació a llarg

[vikkie]

Hola, estic executant una simulació d'un operatiu del meu problema de disseny digital en 100HZ.The és que està prenent massa temps a prendre més d'un dia per una simulació de disseny sec.This gairebé un 5 per majoria conatins comptador digital, comaprator, canvi registres i alguns lògica de control. He intentat diferents opcions, però res a f worked.I trobar alguna manera d'executar la simulació ràpida per favor hágamelo saber. (Estic utilitzant Cadència 6.1 per al disseny)

 

[RBB]

Quina és la teva sèrie de terminis?

 

[vikkie]

temps de simulació total: 5 seg pas mínima: 100u segons, però quan veig el fitxer de registre està prenent mesures en nano segons i escaig.

 

[tariq786]

Per què no es simula a alta freqüència per veure si té el mateix problema o no. Em refereixo a usar `1ns/10ps escala de temps i després utilitzar inicial clk = 1'b0, sempre # 10 clk = ~ clk, espero que ajudi

 

[RBB]

Gireu al perfil (+ ncprofile) per determinar on és el simulador de passar la major part del seu temps. Si el seu rellotge és de 100 Hz s'ha de prendre passos de temps de 1PS.

 

[mytechface]

la meva conjectura és que és / són combinatòria bucle (s) en algun lloc del seu disseny que està causant el simulador per avaluar i tornar a avaluar la mateixa peça de codi una i altra vegada. així que si el retard a través d'aquest bucle és combinatòria 2ps, llavors serà avaluar cada PS 2.