ARM SoC de disseny, Necessites ajuda per començar

[tariq786]

Hola nois, sóc un dissenyador ASIC / FPGA que pot escriure codi Verilog, sintetitzar i lloc de carreteres i ella. Sóc nou en el món ARM. Em pregunto com puc tenir un codi Verilog i convertir-lo en assemblea ARM. Quina és la cadena d'eines necessàries i on vas treure això? També estic confós sobre el que per a usar quan sento tants termes com ARM Artisan IP física, IP lògica, la cèl · lula estàndard, integrats compiladors de memòria, interfície IP. Pot algú posar en relleu el que és això, quan i on utilitzar cada un d'ells. Qualsevol punters o tutories serà molt apreciada. Thanks Salutacions cordials,

 

[rca]

Hola TaRiQ786, ARM és un processador que necessita una mica de codi en assemblador per executar un programa, no hi ha cap relació amb Verilog! El Verilog s'utilitza per codificar el comportament del processador ARM. IP = Lògica estàndard compilador de memòria cel · lular és un nom, va dir una eina per generar la instància de memòria que necessita per ser utilitzats en el seu disseny. IP de la interfície és ara una ip USB, per aquest exemple normalment dues parts físic a causa de les coixinets específiques que es requereixen per a USB i la segona a nivell RTL o macro ja col · locats que contenen tot el necessari per a un protocol USB. però podria ser un I2C, SPI, UART ...

 

[tariq786]

Hola Amic RCA Gràcies per la resposta. En realitat, tinc un codi Verilog per escorça processador M0. Em pregunto com he utilitzar-lo? Gràcies per aclarir el panorama una mica.

 

[rca]

El processador ARM utilitza el bus AMBA per accedir a les memòries (RAM / ROM / EEPROM) i interfícies (a través de registres d'assignació). Espero que el CM0 té també direcció de bit de bandes? Espero que les obres com la cm0 CM3, després en direcció 0x000 que té la direcció del punter de pila, 0x0001 interrompre el restabliment vector ...

 

[tariq786]

rca seva última resposta no està clar per a mi. Digues-me com utilitzar millor l'escorça M0 nucli Verilog que tinc. Gràcies

 

[rca]

eh, que el treball de dissenyador! Has de llegir la documentació d'ARM, que explica com funciona el cor. Primer el seu nucli necessita un reajustament i un rellotge. Quan la restauració es deasserted i el rellotge està en marxa, el nucli es va llegir l'adreça 0x00000000, que contenen el vector de reset interrupció, el que significa, el nucli saltarà a llegir aquest valor per continuar l'execució del programa, de codi ARM assemblea. Si el meu record és corregir la direcció següent és la pila d'inicialització punter de direcció. Després de fer tot això, el nucli s'executarà a través d'una lectura del codi de bus AMBA, preferim autobús per accedir al codi. Cal definir quin tipus de memòria contindrà el vector de reset interrupció i el codi assemblador ..., RAM o ROM o EEPROM, o fracàs, no ho sé. si ja instàncies d'un nucli, fent que aquest serà, com sempre, vostè va a través de la interfície de saber quina és la necessitat bàsica.

 

[574920045]

senyor, jo vull aprendre el processador ARM Cortex M0 codi Verilog, però no tinc la code.please enviar el codi per ajudar a me.any serà molt apreciada.