ajuda en la generació d'un rellotge

[kyjackchan]

Hola, sóc molt nou en verilog.Jo sóc simplement escrivint un codi generador de rellotge

La simulació del comportament sembla estar bé amb el senyal de clk_output donar un rellotge, però tot el que vaig poder veure en l'oscil loscopi és un senyal d'alt per clk_output PIN ', ¿hi ha alguna cosa que em falta aquí?

Codi:Mòdul de proves (clk_output);

sortida clk_output reg;inicial

clk_output = 0;sempre

# 10000000 clk_output = ~ clk_output;endmodule

 

[news]

Przeglądarki Microsoftu okazały się najbardziej łakomym kąskiem dla hakerów, szukających sposobu na zawładnięcie nad systemem użytkownika. Potwierdza to ilość łatek, poprawek oraz znanych problemów.

Read more...

 

[Renjith]

U no pot generar un rellotge dins d'una FPGA.
UR peça de codi no pot ser sintetitzat.
es comprovi o rpt ur síntesi.
wud que han donat l'alerta ua dient aprox U l'eliminació dels senyals unsynthesised.
b no hi haurà cap problema amb la simulació del comportament.

 

[samcheetah]

aquest és un error molt comú en els principiants que si vostè fa un rellotge a la simulació, no necessitarà tenir un rellotge del món real en el seu circuit.

en la simulació del seu bé, el rellotge es generarà.però en una aplicació món real s'ha de tenir una font de rellotge extern connectat a un pin de l'aparell.

Espero que ajuda a

 

[tom123]

el codi no pot ser sintetitzat.

només un model de simulació.

salutacions cordialskyjackchan va escriure:

Hola, sóc molt nou en verilog.
Jo sóc simplement escrivint un codi generador de rellotgeLa simulació del comportament sembla estar bé amb el senyal de clk_output donar un rellotge, però tot el que vaig poder veure en l'oscil loscopi és un senyal d'alt per clk_output PIN ', ¿hi ha alguna cosa que em falta aquí?Codi:Mòdul de proves (clk_output);

sortida clk_output reg;inicial

clk_output = 0;sempre

# 10000000 clk_output = ~ clk_output;endmodule

 

[freeinthewind]

Hi ha molts mètodes per al rellotge de sortida.vostè pot provar el mètode de la divisió del rellotge del sistema.potser pot coincidir amb la seva necessitat.

 

[samcheetah]

freeinthewind va escriure:

Hi ha molts mètodes per al rellotge de sortida.
vostè pot provar el mètode de la divisió del rellotge del sistema.
potser pot coincidir amb la seva necessitat.