H
helterskelter
Guest
Hola,
rate adaption core.
Estic intentant trobar informació sobre com crear un tipus d'adaptació escalable V.110
nucli.
Abans de començar amb la creació d'aquest nou tenia curiositat per saber si algú ha fet anthing semblant?No vull tornar a crear la roda!
Algú sap d'una empresa que ven aquest tipus de centrals?
Ningú no ha fet això abans i estan disposats a compartir?
Algú sap d'algun fabricant de semiconductors que fa una taxa de multi-port adaptador fitxes?
He estudiat la creació d'un slef mi i
estic bastant segur que tindré una FIFO / RAM, estat de màquines,
etc bauds generadors Ha de ser bi-direcció i commutadors per als diversos tipus.Tot el que necessitem ara una comprensió de la V.110 protocol perquè pugui començar a construir l'estat de màquines necessàries.
Exemple.(Dispositiu sèrie) 9K6 => 64K (XDSI)(dispositiu sèrie) 9K6 <= 64K (XDSI)Una vegada que es pot fer això vaig a fer segur que treballa en tots els altres tipus requerits.
Qualsevol ajuda que pugui donar seria apreciada.
Oh,
vaig a estar usant VHDL @ ltera en un dispositiu, més probable és que un cicló FPGA.
Gràcies
Helter.
<img src="http://www.edaboard.com/images/smiles/icon_smile.gif" alt="Somriure" border="0" />
rate adaption core.
Estic intentant trobar informació sobre com crear un tipus d'adaptació escalable V.110
nucli.
Abans de començar amb la creació d'aquest nou tenia curiositat per saber si algú ha fet anthing semblant?No vull tornar a crear la roda!
Algú sap d'una empresa que ven aquest tipus de centrals?
Ningú no ha fet això abans i estan disposats a compartir?
Algú sap d'algun fabricant de semiconductors que fa una taxa de multi-port adaptador fitxes?
He estudiat la creació d'un slef mi i
estic bastant segur que tindré una FIFO / RAM, estat de màquines,
etc bauds generadors Ha de ser bi-direcció i commutadors per als diversos tipus.Tot el que necessitem ara una comprensió de la V.110 protocol perquè pugui començar a construir l'estat de màquines necessàries.
Exemple.(Dispositiu sèrie) 9K6 => 64K (XDSI)(dispositiu sèrie) 9K6 <= 64K (XDSI)Una vegada que es pot fer això vaig a fer segur que treballa en tots els altres tipus requerits.
Qualsevol ajuda que pugui donar seria apreciada.
Oh,
vaig a estar usant VHDL @ ltera en un dispositiu, més probable és que un cicló FPGA.
Gràcies
Helter.
<img src="http://www.edaboard.com/images/smiles/icon_smile.gif" alt="Somriure" border="0" />