VHDL-AMS vin'above sintaxi errorż?

[mImoto]

Hola,

Estic utilitzant la versió SV ansoft simplorer que inclou un simulador de VHDL-AMS per a l'aprenentatge de VHDL-AMS.

meu problema és que quan escric el codi de més avall em dóna error de sintaxi i no sé per què.Li agrairia qualsevol ajuda.

BIBLIOTECA IEEE;
ÚS IEEE.ELECTRICAL_SYSTEMS.ALL;
ÚS IEEE.STD_LOGIC_1164.ALL;
ÚS IEEE.MATH_REAL.ALL;

ENTITAT schmitt_trigger ÉS

port (terminal No: elèctriques;
doute senyal: a std_ulogic);

CAP ENTITAT schmitt_trigger;

ARQUITECTURA DE schmitt_trigger comportament ÉS

constant VHI: real: = 3.0;
VLO constant: real: = 1,7;
No vi en quantitat;

COMENÇAR

comparator_behaviour: procés
començar

si vin> VHI llavors
doute <= "1" després de 5 ns;
més vin <aleshores VLO
doute <= "0" després de 5 ns;
END IF;
esperar en vin'above (VHI); - AQUI ME DA "" "Error
sintàctic
procés de cap de comparator_behaviour;

CAP ARQUITECTURA comportament;

Salutacions cordials,

mimoto