Té sobremostreig ADC requereix S / circuit d'H?

[ee484]

Hi, does delta-sigma ADC requires S/H circuit?

(Temps discret)

Qualsevol bona referència?

 

[FVM]

No, ja que el circuit de DS ja està demostrant el senyal d'entrada.

 

[safwatonline]

Sí, les necessitats de l'AAF i S & H

 

[FVM]

Això pot dependre en el circuit, si es requereix una s'expliciti S / H o T / H etapa.En una anàlisi abstracte de processament de senyals, el mostreig del senyal d'entrada està implicat amb els moduladors de temps discret DS de totes maneres.Per tant estic d'acord.

 

[ee484]

Estic d'acord que es requereix AAF, però S / H, així??
Qualsevol pot recomanar paper / tesi que utilitza S / H per el modulador de DS?

 

[FVM]

is often shown as first stage in a discrete-time DS ADC block diagrams.

No recordo un circuit amb expliciti S / H, però el temps de mostreig
s'observa sovint com a primera etapa en un temps discret dels diagrames de bloc DS ADC.
.

Aquest és el cas per exemple, a Rabii / Woley El disseny de baix voltatge, de baixa potència Sigma-Delta Modulators.El circuit realment utilitzats en la seva aplicació experimental d'un integrador SC diferencial en la primera etapa amb dues entrades, una per a la senyal i un altre per al feed-back.

, as I mentioned.

Aquest és un exemple del circuit
de DS ja està demostrant el senyal d'entrada,
com he esmentat.

a S/H, if you like.

Des d'un punt de vista de disseny de circuits, diria jo, l'S / H etapa s'omet, però vostè pot dir, l'integrador SC és
un H / S, si ho desitja.

 

[caosl]

Condensador de la mostra el circuit d'interruptor del senyal ja.Crec que no cal que l'S / H etapa.