K
kilone
Guest
Vull intentar NIOSII en el meu nou disseny encastat.Segons l'anunci de Altera, NIOSII pot proporcionar fins a 200 DMIPS rendiment (en els propers Stratix2), i també sabem que existeixen abundants recursos de maquinari dins de dispositius FPGA (registres, bus d'alta velocitat, IP, etc), cosa que farà que la majoria dels DSP algorismes i dades de les operacions de canvi molt més fàcil d'aplicar.
Però què passa amb les seqüències de control (TCP / IP per exemple)?Fins generals de la CPU (com Intel Pentium sèrie) en general té la velocitat de rellotge molt més alta (tot i que les operacions com el MULT pot consumir fins a 100 cicles).Si els dos algorismes DSP i els protocols d'alt nivell es durà a terme dins NIOSII, com puc avaluar?
Algú aquí ha relatat l'experiència si us plau?
Però què passa amb les seqüències de control (TCP / IP per exemple)?Fins generals de la CPU (com Intel Pentium sèrie) en general té la velocitat de rellotge molt més alta (tot i que les operacions com el MULT pot consumir fins a 100 cicles).Si els dos algorismes DSP i els protocols d'alt nivell es durà a terme dins NIOSII, com puc avaluar?
Algú aquí ha relatat l'experiència si us plau?