Ronda robin VHDL

[anoop12]

Hola Hi ha quatre entrades de dir i1, i2, i3, i4. Corrosponding i quatre sortides O1, O2, O3 i O4. He de assigno a la O en forma de round robin. per exemple, si i3 és cert, llavors es dirigeix ​​al l3 més i4 es comprova la veritat i després i1 i continua en procés de lase i2.This. No hauria d'haver cap prioritat. Necessito una descripció general d'aquesta VHDL. Pot algú fer-ho?

 

[mmarco76]

és necessari utilitzar un si o un cas amb totes les declaracions que descriuen exactament el que ha de fer també si hi ha més d'ells estan en 1. exemple. if (i1 = '1 ') i (I2 = '0') i (i3 = '0 ') i (i4 = '0') then signal_out