D
digitalforfun
Guest
Hola, tinc un rellotge extern i entrada de dades al FPGA de world.Clock extern és inestable, la freqüència és variable d'7.2MHz a 8.8MHZ. Dades és d'un sol bit de corrent continu. Com les dades estan sincronitzats amb el rellotge que hauria de ser capaç de capturar en FPGA. Però ara vull reproduir aquest flux de dades d'un sol bit en exactament 8 MHz Mètode únic que puc pensar és buffereing (FIFO), però la meva por és escriure la freqüència serà inestable, la lectura és constant i necessito flux continu de dades .. Tinc rellotge estable de 6MHz Quines són les possibles formes d'aconseguir aquest