Relació b / w període de temps i temps d'espera, el temps de configuració i el rellotge-a-Q Temps

[mwasif_ciit]

Hola, Per a un dispositiu d'emmagatzematge determinat (FF, Latch), quina és la relació entre el període de temps de rellotge i el temps de manteniment, el temps d'instal · lació, el rellotge de temps Q? gràcies.

 

[jpvSoccer]

Hola, Normalment, l'entrada de dades d'un fracàs ha de ser vàlid (estàtica) abans que el rellotge s'activa (el temps de preparació), i l'entrada de dades ha de romandre vàlid (estàtica) després que el rellotge s'activa (el temps d'espera). Els requisits d'establiment i retenció de flops hi són per assegurar-se que el Mestre, de la configuració Mestre-Esclau, és capaç de capturar les dades sense haver de passar metastable. El diagrama de temps mostra les relacions del rellotge i les dades es pot trobar aquí: [url = http://en.wikipedia.org/wiki/Flip-flop_%% 28electronics 29 # Setup_and_hold_times] Flip-flop (electrònica) - Viquipèdia lliure [/url] L'hora del rellotge-q és el temps que li pren a les dades a què es "veu" (es propaguen) a la sortida del flop. A mesura que posar sobre de la freqüència de rellotge, veurà un punt on les dades van d'un fracàs a través d'una lògica combinatòria a un altre fracàs comença a violar els requisits d'establiment i retenció de rebre el flop. Aquesta freqüència de rellotge és la freqüència on es trenca el circuit.