ràpid disseny de registre de desplaçament

[bageduke]

Ei, nois, encara que el registre de canvi de disseny, sembla pertànyer a disseny digital, però m'agradaria enviar el meu missatge aquí, ja que el meu cas és una mica diferent.

Jo tinc dos rellotges complementaris, Canvi de voltatge 0-3.3V, i la lògica interna utilització 6V ~ 6V o fins i tot més, PMOS i NMOS tensions llindar de prop de 2,5 V (tipus de procés de Strang

<img src="http://www.edaboard.com/images/smiles/icon_cry.gif" alt="Plorant o molt trist" border="0" />

).
Ara tinc necessitat de dissenyar el registre de canvi ràpid que pot funcionar a 54MHz o superior (fins a 108MHz).Però no vull utilitzar la palanca de canvis a nivell del canvi del nivell del rellotge des de buffers de rellotge enorme serà necessari i el consum d'energia s'incrementarà.

Pot algú donar-me una mà?O algun circuit d'arquitectures per fer front a aquest tipus de qüestions?

Moltes gràcies!

 

[pfd001]

Crec que és millor que convertir els dos rellotge complementany a -6 ~ 6 senyals.És fàcil d'aplicar i no consumeix energia DC.

 

[bageduke]

Com que hi ha diversos centenars de registre de desplaçament s'han utilitzat en el xip, si realment necessita palanca de canvis a nivell de rellotge, hi ha dues solucions:

1) L'ús únic d'alt rendiment a nivell del rellotge de la palanca de canvis i l'ús de memòria intermèdia gran després que, a continuació, a causa dels centenars de registres de desplaçament, després de la càrrega capacitiva d'amortiment serà enorme i el consum d'energia és gran.

2) Utilitzeu diferents senzill canviador de nivell de rellotge en cada registre de desplaçament.Pot disminuir el poder, però el canviador de nivell ha de ser molt simple (per al disseny d'àrea), eficient i ràpid.

Jo també estic pensant en la solució # 2, però no tenen ni idea encara.

Si us plau ajuda!

 

[pfd001]

només quatre transistors és bastant simple?U pot utilitzar dos transistors NMOS com el parell diferencial, rellotge complementari de 0 ~ 3V s'utilitza com a senyal d'entrada del parell diferencial, la càrrega de la diferència és de dos PMOS retroalimentació positiva, la font d'alimentació és -6 ~ 6V

 

[bageduke]

Gràcies, pfd001

El tancament de l'estructura està bé per fer canvi de nivell.Però en el meu cas, des del rellotge és de 0-3.3V i el poder és-6V ~ 6V, Sempre hi ha almenys una sucursal a tancament amb PMOS i NMOS tant, de manera corrent a través d'6V-6V.Si faig servir aquesta estructura per a cada registre de desplaçament, la potència total serà enorme - potser molt més alt que puc utilitzar un sol rellotge amb canviador de nivell buffers de rellotge.Tinc raó?

 

[pfd001]

Sí, tens raó.Ignoro l'oferta negatiu.