Qui em pot donar una explicació sobre la OCE en el disseny ASIC?

[hennyjia]

hola a todos,
Ningú em pot donar una explicació sobre la OCE en el disseny ASIC?
I que els passos en el flux de disseny ASIC implicarà ECO?
Gràcies!

 

[Akhtar]

ECO sol ocórrer, ja sigui en una etapa molt tardana del projecte, o d'una revisió del projecte.ECO significa Enginyeria Canviar ordre.

Suposem que el seu disseny és sintetitzada,
el calendari clar, i passat la plaça i de carreteres etapa.El netlist està llest i a punt de sortir a fabricar.No obstant això, vostè troba un error en el disseny, o voleu afegir una petita funció per a això.És una pèrdua de temps per tornar a abans de l'etapa de síntesi i refer tots els passos.És per això que sempre hi ha una mica de portes de mantenir-se en el disseny de xips.Si alguna cosa per a depurar o afegir certa lògica, aquests recanvis
s'utilitzen portes (en la ja de P
& R netlist) per afegir o modificar qualsevol element de la lògica.Aquests recanvis portes ja estan col locats, per tant, només d'enrutament i re-verificació dels terminis que cal fer.

Espero que ajudi.

 

[Nandy]

NanDigits Design Automation proporciona netlist ECO eina, GOF, Gates sobre la marxa.És gratuït-per a cap finalitat comercial i l'avaluació.Check it out
http://www.nandigits.com/products.htm

Nandy
www.nandigits.com
Depura Netlist / GUI en mode ECO

 

[atuo]

Hola Henny,

L'OCE està utilitzant al projecte trobar errors quan gairebé acabar la SER i la OCE és modificar directament la netlist i no necessiten tornar a la síntesi.

Després d'acabar de l'OCE, ha d'utilitzar l'eina oficial per comprovar la nova netlist.Gràcies.

Lsong

 

[love2read]

quan alguna cosa va sortir malament no resíntesis i en lloc de fer servir el de recanvi cèl lules per corregir el circuit al que vostè desitja.En algun moment és difícil fer-ho perquè el circuit de la complexitat ocorre especialment en els Estats Federats de Micronèsia.