Pregunta sobre barreja problema de la simulació utilitzant Cadence

X

Xiexia

Guest
Quan ús hspiceSVerilog fer la barreja de simulació del senyal, després que es va generar el netlist, el procediment de simulació s'atura i icfb dient " vmslave: No such file or directory".
No sé per què, pot ser que és el problema del sistema d'estacions de treball, així pls donar-me el suggeriment i la instrucció, gràcies per davant.

 
Crec que per a l'ús hspiceS o hspiceSVerilog necessita llicència addicional que no està inclòs en el paquet IC5.0 estàndard.

 

Welcome to EDABoard.com

Sponsor

Back
Top