S
simplybharath
Guest
hola a tots pot augmentar la freqüència milloren amb la reducció de la GATECOUNT del disseny, iam un principiant, no sé si és una estratègia provada, algú pot explicar com? gràcies per endavant
pot ajudar a augmentar la freqüència global d'estalvi d'GATECOUNT?
E
eshwartt
Guest
Hola Bharath, augment de la freqüència general no l'ajudarà en l'estalvi de gatecount. Gatecount depèn de la funcionalitat de la IC, la freqüència, la tecnologia, etc .. Salutacions, Eshwar.
S
simplybharath
Guest
en la seva resposta o ha esmentat la freqüència ... PLS pot explicar en detall com es pot ajudar? com la freqüència cada vegada major significa reduir el període de rellotge que es requereixen més ràpid o més portes de tampons per complir amb el temps? de tota manera no veig que es pot estalviar una mica de les portes, li agradaria obtenir una explicació més d'elaboració en això gràcies PLS
E
eshwartt
Guest
Resposta està a la teva pregunta .... Com GC estàndard es calcula sobre l'àrea ocupada per un 2 Input NAND. Diguem que ocupa dues unitats d'àrea. Unitats d'àrea pot ser sqmm. Suposo que si un disseny de 100 MHz ocupa diuen àrea de 500 unitats d'àrea. GC és 500 / 2 és a dir, 250 portes. i si un mateix disseny es sintetitza a 200MHz, el disseny ocupa diuen àrea de 800 (a causa de la ràpida portes i buffers) ja GC és 800 / 2 és a dir, 400 portes. Per dur a terme més ràpid les portes que necessita més cèl · lules zona, a més de tampons també augmentar l'àrea. que suma fins ur augment en GC. Si vaig a nivell de dispositiu. Per conduir un cel · lular més ràpid que necessita un major consum de corrent (Id). Identificació depèn de l'amplada del transistor. Com augmentar l'amplada, augment de la superfície. Les cèl · lules es componen d'un o més transistors ... Atès que la mida de l'augment dels transistors, eficaç augmenta la mida de la cel · la que contribueixen a la GC. Salutacions, Eshwar.
S
simplybharath
Guest
gràcies per una explicació tan clara