Per què FDG901D (controlador IC p) no pot conduir mosfet FDN360P

E

EDA_hg81

Guest
Jo tracti d'usar Sparan 3 per controlar FDG901D (entrada lògica és 3.3V CMOS) per accionar FDN360P. Per què no va funcionar? el que són les possibles raons per això? Gràcies
 
Pot mostrar el seu esquema i descriure que els senyals no funcionen?
 
La idea és de fer realitat l'encesa i apagat de seqüència. Utilitzeu FDN360P com un interruptor connectant el drenatge i la font de FDN360P per transferir DC 12V de la font al drenatge de FDN360P per habilitar un altre xip de potència. En pressionar un botó, FPGA posarà alt (3.3V LVTTL) al pin lògica de FDG901D FDG901D després es convertirà en FDN360P mitjançant el control de la porta de FDN360P. He connectat el VDD de FDG901D a 12 V i es va mantenir surant Slew pin. El problema és quan el sistema està encès, la fugida de FDN360p ja 12V fins i tot abans de prémer el botó. Què són els possibles motius? Gràcies per endavant. la següent és la URL de l'esquema: http://images.elektroda.net/70_1183047159.jpg
 
Si el MOSFET està en 'O', com vostè diu que és llavors la porta del dispositiu té prou voltatge present per encendre'l. Has mirat en el canvi de les característiques del MOSFET que utilitzeu per veure si són compatibles amb la sortida del conductor, ho tens configurat. Podria ser necessari controlar el dv / dt del conductor en lloc de deixar que suri. I
 
Jo sóc molt nou a les coses anàlogues. Només comprovat Tensió llindar de la porta. Li va fer saber que altres característiques elèctriques que he comprovar? Gràcies.
 
Hola, per a la FDG901D la tensió d'alimentació màxima és de només 10V. En l'esquema que utilitzeu 12V. Potser això és un error en el dibuix o el xip s'ha anat allready. Hi ha alguna raó per la qual no s'utilitza un transistor ordinari i les resistències d'alguns? Si es tracta d'una qüestió d'espai que podria fer una ullada a la resistència dels transistors equipades com la PDTC115ET. A més, per al FET, si voleu utilitzar un tipus d'un altre, vagi amb compte. Alguns Fairch recent. FET té una longitud màx. GS tensió de 7V. Si s'excedeix aquest voltatge pot distroy seu FET. Salutacions
 
Com inventor (i) suggereix, el subministrament de 12V pot haver danyat el FDG901D en superar la qualificació màxima absoluta de VDD 10V. Consulteu la pàgina 1 del full de dades. Suposant que el xip sobreviscut, llavors potser vostè està mesurant 12V a la sortida, simplement perquè la sortida no té càrrega, i el transistor té una petita quantitat de fuga quan "off". Connecteu una càrrega, com ara una resistència de 1K ohm del drenatge a la terra. Si això no resol el problema, llavors, què tensions es mesura en la porta de transistor quan el senyal FPGA encén i s'apaga?
 
Potser vostè té raó. He notat això, ja que l'adaptador de corrent que estic fent servir només pot donar-me 12 V i vull aprofitar oportunitat. gràcies a tots els seus suggeriments. He de canviar a 10 V per tornar a intentar-ho. Tingueu un bon cap de setmana. [Size = 2] [color = # 999999] Alta després d'1 hores 7 minuts: [/color] [/size] He provat aquest circuit amb l'ingrés de 10V. També he descobert que la tensió lògica Min elevada aportació de FDG901D és el 75% de VDD, això significa que l'entrada lògica és si més no 7.5V. He utilitzat dues fonts d'alimentació per establir dos voltatges requerits. Els següents són els resultats. Quan l'energia d'entrada lògica està apagat: la sortida de drenatge de FDN360P és 10V el voltatge de la porta és de 10 V Quan el poder està a l'entrada lògica (necessitat 8 ms estable): la sortida de drenatge de FDN360P és 0 V la tensió de porta és 0V No s'ha trobat cap exigència per a l'entrada lògica elevar temps. Sembla FDN360P està funcionant però no correctament. Però qualsevol forma lògica d'entrada 7,5 V no és adequat per FPGA, em poden ajudar a trobar un canal conductor MOSFET P que pot acceptar la lògica de 3.3V i pot tolerar l'alimentació d'entrada de 12 V? Gràcies.
 
Hola, com he publicat abans. Fes una ullada a la resistència dels transistors equipades. Per la seva circuit, un PDTC115ET estarà bé. A continuació es mostra un esquema. R23 és 220K. Recordeu que les resistències dins de la RET (PDTC114ET) en aquest circuit no són 100K 100K + com el PDTC115ET. I de fet el màxim. classificació de la font de la FDG901 és 10V. Però a 10V vostè mai arribarà lògic alt amb una unitat de 3.3V. Se suposa que funciona entre 2,7 i 6V.
 
moltes gràcies per la seva ajuda. Vaig a tractar de la setmana. tenir un bon cap de setmana.
 
Hey inventor (i), en aquest moment el circuit està funcionant. Moltes gràcies.
 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top