No ponderat convertidor binari

[aomeen]

Estimats tots,

He llegit recentment sobre la "no-binari" CAD,
s'utilitza un condensador no pesos igual a 2,
per la qual cosa les ponderacions són per exemple: 1, 1,8, 1,8 ˛, 1.8l i així successivament ...

D'aquesta manera, l'autor afirma que pot tolerar un error més d'1 LSB, o en altres paraules, pot corregir errors de fet en les anteriors decisions mitjançant l'ús de bits de redundància o es superposen les gammes de cerca

On és la redundància?i com els errors poden ser corregits?
Hi ha algú entendre la idea darrere d'això?

La idea apareix en aquest document:

A 1.2V 10 ter 20MSample / s no binàries aproximació successiva ADC in0.13μm CMOS
Kuttner, F.
Sòlids de la Conferència de Circuits, 2002.Recopilació de Documents Tècnics.ISSCC.2002
Ho sentim, però necessita accés per veure aquest arxiu adjunt

 

[purush2007]

Si bé la RAE designong ADC, i conclòs successius spproximation registre, comparació, etc .., però al mateix temps el disseny de condensadors sèrie i el canvi nw encallat en ..algú em pot orientar el disseny de commutació nw en espècies?please help me

 

[herrgeothe]

Recomanem altre papesr sobre SAR ADC no binari

un 14 ter 40ms / s redundant SAR ADC amb 480Mhz rellotge en 0.13um CMOS

SAR ADC algorisme amb redunancy

Google acaba d'ells ... i bona sortaomeen va escriure:

Estimats tots,He llegit recentment sobre la "no-binari" CAD, s'utilitza un condensador no pesos igual a 2, per la qual cosa les ponderacions són per exemple: 1, 1,8, 1,8 ˛, 1.8l i així successivament ...D'aquesta manera, l'autor afirma que pot tolerar un error més d'1 LSB, o en altres paraules, pot corregir errors de fet en les anteriors decisions mitjançant l'ús de bits de redundància o es superposen les gammes de cercaOn és la redundància?
i com els errors poden ser corregits?

Hi ha algú entendre la idea darrere d'això?La idea apareix en aquest document:A 1.2V 10 ter 20MSample / s no binàries aproximació successiva ADC in0.13μm CMOS

Kuttner, F.

Sòlids de la Conferència de Circuits, 2002.
Recopilació de Documents Tècnics.
ISSCC.
2002

 

[safwatonline]

Crec que això és com pipeline ADC, tractant de fer en cada una de les mostres d'error tolerable fins que corregir