LEC pot llegir l'arxiu SVF generada per DC

[wkong_zhu]

Em pregunto si LEC cadència pot llegir l'arxiu SVF generada per DC. Si es pot, és convenient.

 

[ljxpjpjljx]

Crec que no pot ser un treball, diferents eines EDA en companyia diferent! altra persona pot compartir la seva experiència?

 

[Adam.Yakuvitz]

hola wkong_zhu, sóc un usuari freqüent d'inici de sessió d'eines com la LEC, en horari estel · lar, RedHawk Apache, etc Calibre Mentor i establir els fluxos de CAD per a una empresa de mida mitjana ASIC. Jo crec que el tancament de sessió eines que necessiten per treballar de forma independent sense obtenir cap informació donant a entendre el seu funcionament. He vist que alguns usuaris em pregunten sobre el suport a arxiu SVF generada per DC. Es pot fer per algunes seqüències d'ordres. Però això no és bo. Hi ha alguns casos en què CC ha creat una fallada de disseny i l'arxiu SVF té el mateix error en el mateix. Es pot veure un fil dels més populars, on els perills de transmissió d'informació de CC a les eines de comprovació d'equivalència es van discutir. . . http://www.deepchip.com/items/0464-04.html Per tant, crec que mitjançant un arxiu SVF no és bo. En general, el que he vist és que sempre es pot verificar el disseny amb la LEC, sinó que requereix un cert ajust en la LEC. Si té problemes per verificar el seu disseny, llavors li recomano que contacti a un AE cadència de suport LEC. - Adam

 

[wkong_zhu]

Adam: Gràcies per la seva resposta amablement. Per ara, només ha d'utilitzar directament LEC, i mai utilitzar els arxius SVF. LEC és molt més potent, només alguns ajustaments són suficients per a comparar tots els dissenys. No obstant això, em vaig trobar amb alguns problemes amb la LEC. Quan el con de la lògica és molt complicat, les eines LEC es compara amb l'avortament. Com puc forçar LEC anar a comparar fins a arribar a la resposta sí o no. Crec que les eines de LEC no pot tractar amb molt les funcions de bool complex. Podria donar-me alguns consells? Gràcies de nou.

 

[papertiger]

Jo estava fent LEC durar uns pocs dies, aquí està el meu 2cents. En la majoria dels casos, amb el conjunt de aplanar model seq_constant opció, LEC funciona molt bé. No obstant això, en un sol bloc, he de fer servir noseq_feedback_constant. En aquest moment, jo faig servir un script per generar un arxiu de restricció i executar amb-noseq_feedback_constant opció. L'script es crida a la formalitat, i generar un fitxer txt de SVF, jo grep totes les línies guide_constant_reg al txt. (Això estableix les regles constants), però encara tinc un multiplicador de 24x24 no han verificat encara. (Basat en informació web, la formalitat ha de poder verificar multiplicador de 64x64) es poden establir verificar alt efecte de la força de la LEC no avortar.

 

[samuraign]

Puc tenir un arxiu script senzill per al funcionament de la formalitat.

 

[iamczx]

http://www.deepchip.com/items/0464-04.html [/url] - Adam

No estic d'acord més.

 

[NITIN BHARDWAJ]

Hola home, a partir d'ara LEC doen't llegir l'arxiu SVF de DC.Its no és un enfocament correcte per verificar el disseny utilitzant els arxius del lloc. Avorta pel que fa al'ús analitzar l'avortament de comparar, comparar dos fils o executar ordres en el flux de partició. Deixi 'm saber si algun tipus d'ajuda necessita. Salutacions

 

[qubianbig]

hola wkong_zhu, sóc un usuari freqüent d'inici de sessió d'eines com la LEC, en horari estel · lar, RedHawk Apache, etc Mentor Calibre i establir els fluxos de CAD per a una empresa de mida mitjana ASIC. Jo crec que el tancament de sessió eines que necessiten per treballar de forma independent sense obtenir cap informació donant a entendre el seu funcionament. .................................................. ...... Cann't acord que més.