JPEG implimentation utilitzant VHDL & lang simular en FPGA

A

agnil155

Guest
projecte IAM fent en "implimentation JPEG mitjançant lang VHDL i simular a FPGA" ajuda a fer un ihave knoledge d'alguns que en VHDL Què he de estudiar per això, i donar alguns sugessions de P..

 
Aprendre l'estàndard JPEG.
Calendari d'un règim de la funció de JPEG.
Arquitectura DCT's
d'arquitectura codificador d'entropia.
De prova i l'estratègia de validació en FPGA

moltes coses a fer.

 

Welcome to EDABoard.com

Sponsor

Back
Top