Icarus Verilog (iverilog) ajuda necessària

[rockgird]

Hola,

Jo estic tractant de síntesi d'un codi de ASIC amb iverilog ...però no sóc capaç de simular la llista de fitxers d'una sola vegada ...que segueix mostrant que l'arxiu. h no es troba, i seguir negant que el fitxer de dalt que he definit no és l'arxiu de dalt ...O molts d'un s'enfronten aquest problema, im utilitzant la versió 0,9 en xp iverilog guanyar.Una cordial salutació,
Ankit

PD: si algú té un enllaç a qualsevol iverilog tutorial ...si us plau compartir ...

<img src="http://www.edaboard.com/images/smiles/icon_smile.gif" alt="Somriure" border="0" />

 

[pini_1]

Una simulació simple donades Ícar es troba a:"... Per trobar una bona solució per a una divisió per 7 Verilog aplicació ..."

http://bknpk.no-ip.biz/my_web/divide_by_constnat/divide_by_constant.html

Espero que ajudi.

A més, en el meu linux
home iverilog
home VVP

funcionen bé

 

[rockgird]

Em sento ...aquesta no és manera relacionats amb el meu problema ...No vull que es va submergir en un 7 ...!tinc problema compilar el codi ...

I ja he esmentat que jo m que s'executa a Windows ...liniux comanda no funcionarà ...