guanyar terreny> marge de fase i en la cadència

S

sykab

Guest
Hola!

Jo estic tractant de disseny, en la cadència, una sola terminal AMPOP CMOS i he de fer una anàlisi de ac.En realitat, estic utilitzant aquest esquema com un banc de proves, s.És això cert?

for my analysis:?:

El problema és que jo no sé quin tipus de vin he especificar
per a la meva anàlisi:?:<img src="http://images.elektroda.net/96_1209250424.jpg" border="0" alt="plot gain and phase margin in cadence" title="parcel de guany i marge de fase en la cadència"/>A més, m'agradaria demanar si algú em pot donar consells o em algun tipus d'informació / llibre sobre simples d'una sola terminal CMOS AMPOP 0,35 Lm.

Gràcies!

<img src="http://www.edaboard.com/images/smiles/icon_cry.gif" alt="Plorant o molt trist" border="0" />

[/ B]

 
L'entrada és la terminal de nonreverse. La R1 ha de treure.

 
A la cadència, pot utilitzar l'anàlisi de STB per fer la simulació de CA.

 
yezeg escriure:

L'entrada és la terminal de nonreverse. La R1 ha de treure.
 
quin tipus de fonts té vostè?
¿Està confós vsin pes corporal i l'aspiradora?
depèn de quin tipus de prova que voleu fer.

 
Pakito va escriure:

quin tipus de fonts té vostè?

¿Està confós vsin pes corporal i l'aspiradora?

depèn de quin tipus de prova que voleu fer.
 
Està tractant de tenir un dibuix guany del bucle com diagrama de Bode?Si això és el que vol, ha de afegir un senyal de prova de corrent altern o "IPROBE" al circuit de retroalimentació.Si us plau, consulteu el següent enllaç.ftopic223125.html

Quant a la R1, hi ha algun problema de simulació com cap pas de corrent de la seva inversió de node a GND si treu R1.Per a més detalls, és probable que sigui útil visitar
http://www.analog.com/UploadedFiles/Application_Notes/1023068910AN_937.pdf

 
yschuang escriure:

Està tractant de tenir un dibuix guany del bucle com diagrama de Bode?
Si això és el que vol, ha de afegir un senyal de prova de corrent altern o "IPROBE" al circuit de retroalimentació.
Si us plau, consulteu el següent enllaç.
ftopic223125.htmlQuant a la R1, hi ha algun problema de simulació com cap pas de corrent de la seva inversió de node a GND si treu R1.
Per a més detalls, és probable que sigui útil visitar

http://www.analog.com/UploadedFiles/Application_Notes/1023068910AN_937.pdf
 
El següent enllaç és bo per guanyar la comprensió de simulació de bucle.
http://www.kenkundert.com/docs/cd2001-01.pdf

 
Si vostè està tractant de fer una anàlisi de ca, llavors jo no entenc la necessitat d'una font sinusoïdal.Donar una tensió contínua en algun lloc enmig del ICMR i en què la tensió alterna de 1v.Em refereixo a la NIV s'ha de definir com: vim vinp GND 1,2 1v ac.

aquí és la tensió de 1,2 cc i 1v és la magnitud del senyal de corrent altern.

no cal especificar la freqüència del senyal ...el seu treball de simulador per escombrar la freq i grafiï el guany i la fase.

Jo cadència entorn en el que pot utilitzar directament l'element I.hi ha necessitat d'especificar el senyal de corrent altern, fins i tot.

 
ashish_chauhan escriure:

Si vostè està tractant de fer una anàlisi de ca, llavors jo no entenc la necessitat d'una font sinusoïdal.
Donar una tensió contínua en algun lloc enmig del ICMR i en què la tensió alterna de 1v.
Em refereixo a la NIV s'ha de definir com: vim vinp GND 1,2 1v ac.aquí és la tensió de 1,2 cc i 1v és la magnitud del senyal de corrent altern.no cal especificar la freqüència del senyal ...
el seu treball de simulador per escombrar la freq i grafiï el guany i la fase.Jo cadència entorn en el que pot utilitzar directament l'element I.
hi ha necessitat d'especificar el senyal de corrent altern, fins i tot.
 
Hola!

element I és només una altra forma de IPROBE ...o simplement posar més de la seva cosa que trie per implementar el mètode de Middlebrook una anàlisi precís de vots, sense preocupar-se per el punt en que per trencar el bucle.Si no té element I amb la suite d'ur després anar per IPROBE, i si encara això no és disponible, es refereixen a la kundurts ken paper metioned anteriorment en aquest fil.

 
Hola!

Vostè ha d'aplicar un senyal de mode comú dir 1.2V (CC) al mateix temps diferencial.a més comptarà amb Vin i Vin-ac insums.Aquesta senyal de mode comú és necessari per conduir el diff.parella i establir la tensió Vx, on el corrent és la font connectada la cua, típicament NMOS.Blas per aquest NMOS es calcula utilitzant la simple equació de saturació del transistor V vgs <vostès -.

Així, la fase de manera comuna per fixar el voltatge Vx, com que l'actual es divideix en parts iguals en els dos braços de la parella d'aquesta.

Espero que això ajudi.

 
Intenta Jacob Baker llibre, primera edició.També la configuració del seu guany és la unitat creada.Prova d'aquesta manera, la producció es fedback través d'una resistència gran, com 100 mts de l'entrada negativa, a continuació, connecteu una gorra 10uF a l'entrada negativa.

 

Welcome to EDABoard.com

Sponsor

Back
Top