D
deh_fuhrer
Guest
En el flux de disseny d'ASIC en què va a encaixar canviadors de nivell ..
Navigation
Install the app
How to install the app on iOS
Follow along with the video below to see how to install our site as a web app on your home screen.
Note: This feature may not be available in some browsers.
More options
You are using an out of date browser. It may not display this or other websites correctly.
You should upgrade or use an alternative browser.
You should upgrade or use an alternative browser.
En el flux de disseny d'ASIC en què va a encaixar canviadors de nivell ..
S
srkumar81
Guest
Pot ser en ur o RTL codificació pot inserir com una macro al seu disseny. també podem posar la palanca de canvis de nivell en planta (durant el domini de poder especificar) etapa si tens no el va posar durant la codificació RTL o de síntesi.
K
kbulusu
Guest
cada vegada que una lògica entra des del domini d'un poder a un altre domini de poder. Diguem que tenen 4 o poder de diferents dominis 1V 1.3V 1.5V 3V. Cada vegada que travessa la lògica d'un domini de tensió en un altre, vostè necessita la palanca de canvis de nivell. Moltes de les eines EDA és capaç d'inserir palanques de canvi de nivell de manera automàtica (per suposat la necessitat de o proporcionar energia / informació sobre tensió de domini en forma de restriccions o configuracions, etc)
En el flux de disseny d'ASIC en què va a encaixar canviadors de nivell .. [ / quote]
A
aravind
Guest
En el flux de disseny ASIC. Levelshifter inserció i cel · la d'aïllament en l'etapa de síntesi és advice .. Que l'ajudarà a predir totes les característiques de la zona / temps / energia en l'etapa anterior es Gràcies Aravind R
A
Adam.Yakuvitz
Guest
Eines modernes d'implementació de Synopsys, Magma i cadència són capaços d'inserir les estructures de baixa potència, com ara cel · les d'aïllament, la retenció de flops i palanques de canvi de nivell són l'escenari Lloc i Ruta. Amb l'adveniment de la llengua el poder d'especificacions de format com l'ACB o de la UPF, les eines de síntesi són capaços d'inserir en el nivell RTL. La meva opinió és que la cadència és continuar amb el format de l'ACB i molts clients han implementat la síntesi amb l'ACB perquè puguin inserir palanques de canvi de nivell adequat al nivell RTL. El requisit és que necessiten una especificació de potència CPF, que especifica els àmbits de poder del disseny. Després dels desplaçadors de nivell s'agreguen, jo recomanaria usar algun tipus d'eina formal de comprovació elèctrica, com de conformació - de baixa potència (CLP) que acrediti la inserció adequada de les palanques de canvi de nivell. http://www.cadence.com/datasheets/encounter_conformal_LP_ds.pdf Es em cansaria vols un xip amb un nivell de palanques de canvi que falta! - Ai
F
FLEXcertifydll
Guest
en l'etapa de síntesi o després de la síntesi.