El disseny de 16 bits per amunt en VHDL

[LLCD]

de tot, sóc un novell quan es tracta de fer un clon d'un vell de 16 bits per amunt en VHDL. Sé que hi ha un munt de gurus per aquí així que aquesta és la meva pregunta. Estic buscant una retroalimentació o retrospectiva sobre el que esperen l'hora d'emprendre un projecte. Hi ha bons llibres escrits que em podria ajudar en la lluita contra aquest tipus de problemes? Jo sé que provar aquest model probablement serà un el més difícil de fer. Gràcies, LLCD

 

[dainis]

Mira: h ** p :/ / users.easystreet.com/mbutts/xr16vx_jhdl.html h ** p :/ / h www.fokus.gmd.de/linux/HOWTO/CPU-Design-HOWTO-4.html ** p :/ / www.opencores.org/projects/ h ** p :/ / www.fpgacpu.org/ ~ ~ V

 

[jimjim2k]

Hola Mira profundament en la següent adreça: 1. h ** p :/ / tech-www.informatik.uni-hamburg.de/vhdl / * -> T TNX

 

[LLCD]

Gràcies pels enllaços! LLCD

 

[goodboy_pl]

Benvolgut amic, si ur a la recerca d'un bon llibre per aprendre VHDL, juntament amb el disseny d'una CPU completa, fer una ullada a: http://www.cs.ioc.ee/yik/lib/21/Na...millor aprenentatge: [url] www.opencores.org

 

[arrow]

vostè pot comprovar el document adjunt, en realitat ho vaig fer ni ho llegeixen encara, però la meva ajuda