DLL estabilitat

[paulinesean]

Estic dissenyant un DLL que analògica
consta de doctorat, la bomba de càrrega, i
Cadena de demora.En realitat és molt similar
a un PLL, llevat de la substitució de la cadena de retard
VCO.Aquest tipus d'arxiu DLL tenen estabilitat
preocupació?I Com puc comprovar que és la fase
Marge?

Gràcies!

 

[eternal_nan]

¿Hi ha alguna raó per la que anava amb un retard de cadena en lloc d'un oscil lador d'anell?Aquesta DLL tindrà gairebé el mateix conjunt de qüestions relacionades amb l'estabilitat PLLs,
a més de veure com no em pot guanyar res usant el retard en lloc de la cadena de VCO.Bàsicament, vostè està pagant el preu d'un PLL, però obtenir el rendiment d'una DLL ...

Pots si us plau posat sobre la sol licitud del seu disseny?

 

[paulinesean]

El meu DLL pot proporcionar la variable de sortida dels retards
igual que el 20% 25% 33% i així successivament amb diferents etapes demora.Però no pot VCO.Com vostè ha dit, aquesta DLL ha
mateixa preocupació per l'estabilitat PLL.Puc comprovar l'estabilitat
de DLL de la mateixa manera que PLL?Però per DLL, el que
el guany de la cadena de demora, la contrapartida de VCO guany,?

 

[ceptre]

Hi ha una diferència wrt stabiltiy.
Un PLL, almenys, tenen un pol (ideal integrador) de la VCO (tensió de conversió de freqüències, s'ha d'integrar a la fase de transferència -> VCO transferència Kvco = / p amb Kvco en rad / s * V).
Per obtenir diferència de fase zero,
haurà de crear un extra en el bucle integrador,
per la qual cosa acabar amb un sistema de segon ordre, que pot obtenir inestable si no introduir un zero.

La DLL no té el pol de la VCO: la línia de retard és un voltatge a la fase de conversió (de línia de retard guany rad / V)
Així que quan la introducció d'un integrador en bucle per obtenir la diferència de fase zero, que acabarà amb un sistema de primer ordre que és incondicionalment estable.
Encara has de veure per parasitàries pols,
va presentar dins del seu circuit,
per la qual cosa podria acabar amb un sistema de segon ordre.

ps una DLL pot donar millor rendiment en el soroll de baixa freqüència compensa wrt un PLL, ja que la naturalesa regenerativa de la VCO augmentarà el soroll,
a prop de la portadora.Una DLL serà "reset" per la referència en cada vora d'entrada.

Cetre

 

[sadfish]

Crec que aquest tipus de DLL no tenen estabilitat
preocupació!Margine seva fase és de 90.

 

[bobxing]

Estic d'acord, però simple inversor de corrent de línia de retard de fam farà que el soroll de la fase d'entrada CLK a ser pitjor, no?

 

[Ankum]

LMC cel lular amb estil demora de subministrament regulades que es reduirà l'oferta d'injecció de soroll. No hi ha dubte d'ajuda si estan dissenyant alta velocitat DLL

 

[vj007]

També estic treballant en la mateixa cosa que em diguis el que han fet IA MÉS QUÈ ES POT TENIR STUIDED PLL DONE.I I DIAGRAMA DE BLOC DLL on hauria de preparar PAPER.PLEASE Porció D'AJUDA