Consulta sobre VHDL 2-procés de modelització

S

sudarsv

Guest
HI

Estic tractant d'escriure un codi de 2-model de procés per VHDL.he definit alguns senyals per establir la comunicació.Procés 1 (Màster), estableix el senyal que desencadena el procés 2 (esclau).Ara estic intentant restablir la mateixa senyal en el procés d'esclaus, però això no sembla estar funcionant.Pot vostè, hágamelo saber com puc restablir el senyal en el procés d'esclaus per tal d'estalviar un pols de rellotge extra en el mestre.

Tingueu en compte que els senyals estan en la llista de sensibilitat del procés d'esclaus

 

Welcome to EDABoard.com

Sponsor

Back
Top