Configuració segura de FPGA

[Javad]

Encara que SRAM programat Camp programable Gate Arrays
(FPGA's) han arribat a dominar la indústria degut a la seva densitat i el rendiment
avantatges sobre les no-volàtil tecnologies tenen una greu deficiència
en la mesura que són vulnerables a la pirateria i la enginyeria inversa de l'usuari
dissenyar.Això
s'està convertint cada vegada més important com la mida dels xips - i
per tant, el valor dels dissenys del client - els augments.FPGA's
s'utilitzen ara en
productes de consum, on la pirateria és més comú.A més, la reconfiguració de
FPGA's en el camp
s'està convertint cada vegada més popular, especialment en la creació de xarxes
aplicacions i és vital per garantir la seguretat contra la interferència maliciosa parts
amb la funcionalitat dels equips a través d'aquest mecanisme.

Vegeu més endavant per trobar més sobre com protegir el seu disseny FPGA:

http://www.algotronix.com/content/security% 20FPL% 202001.pdf

 

[cube007]

@ Ltera ofereix una solució per als seus clients.Més informació està disponible a: http://www. Ltera.com @ /
solutions / refdesigns / sys-sol / indust_mil / ref-des-secur.html

Descripció general
SRAM basades en FPGAs són volàtils dispositius.Que requereixen de memòria externa per a emmagatzemar les dades de configuració que
se'ls va enviar a encendre.És possible que la configuració de bits que es va a capturar durant la transmissió i
s'utilitzen per configurar altres FPGAs.Aquesta forma de robatori de propietat intel lectual pot causar pèrdua d'ingressos per al dissenyador.
Aquest disseny de referència ofereix una solució per evitar els dissenys FPGA de la còpia.Permet el disseny de FPGA a romandre segur fins i tot si la configuració de bits és capturat.Això
s'aconsegueix desactivar la funcionalitat de l'usuari en el disseny de FPGA fins handshaking fitxes es passen a la FPGA de la MAXŽ II dispositiu.MAX II dispositius seleccionats per a la generació de protocol de fitxes, ja que no són volàtils i conservar les seves dades de configuració durant l'apagada.Adéu,
cube007

 

[kasra1357]

Hola,
Com he escoltat, quan les dades de configuració de la configuració de FPGA E2PROM configuració va a FPGA, que podria ser interceptada.A continuació, el interceptor pot reproduir en qualsevol lloc.
Una idea és assegurar aquesta comunicació.
Kasr

 

[Vonn]

En el meu openion, no hi ha manera de protegir la SRAM basades en FPGAs de clonació "perquè són volàtils dispositius!
En tots els casos, el flux de bits es transfereix des de la memòria ROM de la FPGA
afirmatiu, què mai no ho va fer, qualsevol pot easly seguiment d'aquest camí i capturar el flux de bits i torneu a carregar una altra vegada!així que com pots resoldre'l?

 

[cube007]

Vonn va escriure:

així que com pots resoldre'l?

 

[Vonn]

Hola Cube007,
Has llegit aquest pdf?
L'autor li diu que fins a la introducció de Virtex II, l'assessorament
dels principals proveïdors de SRAM FPGA va ser que el disseny de protecció contra la
la pirateria per la còpia de bits d'informació és el millor enfocament per
configurar la FPGA abans que el producte sortit de la fàbrica i
mantenir la configuració en el camp utilitzant una bateria de seguretat quan la
principal font d'alimentació per a l'equip que conté el FPGA
estava apagat.que no té sentit en l'aplicació pràctica.

Després va parlar de FPSLIC; la realitat és molt FPSLIC especificat
i no es pot comparar amb algunes famílies com la de Xilinx Spartan ..

Una vegada més, que una llista molt tècnica antiga, que és el xifrat del flux de bits
a l'interior de la FPGA abans de guardar-la en el flash, però ell mateix,
a l'aprovació de
que si hackear per l'home en el centre de seguretat es trenca!

També va parlar de clau definit pel fabricant, aquesta tècnica també
easly pot ser trencat si el hacker té un simple LA!

Crec que: Mentre el flux de bits fora de la FPGA i es
descarregar el poder fins quan; La clonació es pot fer qualsevol
ho va fer per protegir!

 

[cube007]

Hola Vonn,

Per descomptat, he llegit el pdf.I estic d'acord amb vostè en que si el flux de bits xifrats ISN no serà possible clonar el maquinari.Però, què pensa vostè sobre l'ús de dispositius addicionals (CPLDs) per donar més seguretat?El disseny de referència de Alter es basa en una MAX II, que actua com una clau.Tinc el pdf adjunt (wp_m2dsgn.pdf) de l'equip de suport de @ ltera.El disseny complet es pot obtenir des dels representants de vendes.Adéu,
cube007
Ho sentim, però necessita accés per veure aquest arxiu adjunt

 

[lucbra]

Això és tot molt bonic, però és una solució de 2-xip i, per tant, la intrusió de que encara pot ser possible.
A no volàtil però reconfigurables (SRAM basades) FPGA amb la seguretat a bord de bits proporcionen més seguretat que la solució proposada.Per tant, només el 2 dispositiu famílies compleixen aquest requisit.ACTEL FPGA basada en flash i
la XPGA Lattice.Ambdues compten amb possibilitat de lectura de bloc de la FPGA de configuració, però encara queda la possibilitat de sobreescriure / esborrar el contingut i omplir amb un altre flux de bits.
Si la seva preocupació és només de lectura de bloc i,
a continuació,
les dues famílies estan bé, no és altra cosa FPGA solució real.

Records,

 

[craftfox]

Si l'objectiu de l'atacant és només per a destruir la FPGA, la mathod d'overwiting el contingut és útil.Però crec que l'atacant pot obtenir res d'aquesta acció.Així que quan parlen sobre el problema de la seguretat, crec que hi ha dos aspectes principals: la seguretat de bits.la gestió de seguretat.el funcionament de seguretat vol dir que vostè ha de protegir la transferència de dades entre la FPGA i la memòria SRAM externa.el mètode és opcional l'aplicació d'un sistema de xifrat en la pròpia FPGA.

 

[jay_ec_engg]

Gran punt per parlar sobre ...
Dades aportades per alguns dels nostres amics és molt bo ...tant per @ ltera i Xilinx ....
Crec que aquests 2 arxius abasten gairebé tots els punts.