Com dissenyar un sumador digital??

[gjfelix2001]

Hola. M'estic preparant per a una avaluació d'admissió i em van donar una guia per a la preparació. Un dels problemes és la següent: Disseny d'un escurçó en el mòdul sobre la base de la taula de veritat següent: xys 0 0 0 0 1 1 0 2 2 0 3 3 1 0 1 1 1 2 1 2 3 1 3 0 2 0 2 2 1 3 2 2 0 2 3 1 3 0 3 3 1 0 3 2 1 3 3 2 entrades i sortides han de ser codificats en binari: [text] x = x_1 x_0 [/tex], [text] i = i_1 i_0 [/tex], [text] s = s_1 s_0 [/tex] Disseny de l'escurçó en la seva forma més simple. Les meves preguntes són: 1. Com codificar les entrades i sortides? (No entenc això: [text] x = x_1 x_0 [/tex], [text] i = i_1 i_0 [/tex], [text] s = s_1 s_0 [/tex]) 2 .- Quina és la base procediment per al disseny d'aquest tipus d'escurçons? Si us plau, ajudeu-me a resoldre això. No tinc per presentar la solució, l'únic que volen entendre el procediment. Estic fent servir aquest llibre per la meva preparació: Sistemes digitals, principis i aplicacions per Ronald J. Tocci. Moltes gràcies!

 

[tkbits]

No se'ls demana dissenyar un sumador. Se li demana dissenyar un circuit a partir d'una taula de veritat. El circuit, per decisió de l'instructor, és un escurçó.

 

[halls]

hi!

2 .- Quin és el procediment bàsic per al disseny d'aquest tipus d'escurçons?

Em temo que ha d'estar familiaritzat amb Veitch-Karnaugh diagrames per resoldre aquest tipus de problemes en general. Així que si no, fes un cop d'ull a això perquè pugui començar a treballar en el que són: [url = http://en.wikipedia.org/wiki/Karnaugh_map] Karnaugh mapa - Viquipèdia lliure [/url] Per aquesta cas específic, en lloc de desenvolupar mapes de Karnaugh, simplement podria començar per dissenyar un sumador mitjà simple, i el seu desenvolupament en un sumador complet de 2 bits. Per això, ha d'estar familiaritzat amb l'àlgebra de Boole ...

 

[gjfelix2001]

Hola! Gràcies per la teva ajuda! He seguit els seus consells, i he de trobar una solució. És handwrited en un parell d'arxius jpg. Es pot comprovar que funciona? Aquí hi ha les imatges:

NOTES : - Jo no inclòs [text] c_0 [/tex] Entrada al [text] TS_0 taula de veritat [/tex] perquè no hi ha una aportació útil per a aquest cas. - No inclou [text] c_2 [/tex] SORTIDA al [text] TS_1 [/tex] taula de veritat, perquè em vaig adonar que volem una sortida de 2 bits, de manera que el tercer bit ([text] c_2 [/ tex ]) is'nt necessari. - Crec que tots dos esquemes són equivalents. En la de sota, em vaig adonar que podria reduir-se mitjançant l'ús d'una operació XOR. Una pregunta: He codificat la taula de veritat original, manual i el Rewrite en binari. Què passa si no vull fer-ho manualment?. Vull dir, si vull que el meu circuit per fer-ho automàticament?. Què "component" s'ha d'usar?? si us plau digui si m'equivoco .... Qualsevol consell és benvingut.

 

[halls]

hola, la solució em sembla bo, i sempre es pot comprovar la funcionalitat del circuit mitjançant la simulació d'ella (ja sigui manualment o amb un programari de simulació com Multisim, per exemple)

Jo realment no entenc la pregunta ... pot ser més específic o després d'un PLS exemple?

 

[gjfelix2001]

Vull dir: ¿hi ha un component del circuit que funciona com un convertidor decimal a binari? Així, per exemple entro 2 + 3 (en decimal) i el circuit convertir aquest número en binari, i després calcular el resultat i es pot convertir de nou a decimal.

 

[halls]

Woah més lent aquí:-D estan demanant algun tipus de teclat? Suposo que això és molt més complicada que el que vostè vol ... En cas contrari, no puc veure com li agradaria entrar en nombres decimals en un circuit ... electrònica només entén 0 o 1 ... el que significa que haurà de cablejar els bits ...