Com disminuir l'àrea de la xarxa en CC?

[vidivici.world]

Hola, acabo d'aprendre a utilitzar DC per fer el disseny dels meus circuits digitals RTL recentment, però crec que l'àrea de la xarxa en els informes és molt gran. Hi ha cap indici per disminuir?

 

[entropy]

Fer o triar el model correcte de càrrega de cable? La superfície neta és només una estimació aproximada. ....

 

[vidivici.world]

[Quote = entropia] Do o triar el model correcte de càrrega de cable? La superfície neta és només una estimació aproximada. ....[/Quote] sí, el model de càrrega de cable s'ha especificat en constrain.tcl, la pantalla de sota mostra una gran àrea de filferro.

 

[entropy]

U significa fase d'interfície gràfica ocupa massa en l'esquema? És això un problema per preocupar-se?

 

[vidivici.world]

No, significa que l'àrea de cablejat, portes de connexió i registres, només em preguntava per què és tan gran

 

[entropy]

És només per a l'elaboració d'objectiu. No és l'àrea neta real. Si vols comprovar la superfície neta, és necessari utilitzar report_area comanda.

 

[vidivici.world]

àrea de combinatòria:. 5408.723633 àrea Noncombinational: 1683.158447 àrea d'interconnexió de xarxa: 52920.265625 sembla que l'àrea d'interconnexió de xarxa és gairebé 10 vegades més àrea de combinatòria, és normal?

 

[raju3295]

i did't obtenir paraules ur, amb DC per al disseny

 

[vidivici.world]

He trobar maneres d'aconseguir el meu disseny optimitzat, però gràcies de totes maneres o ~ ~

 

[Syswip]

Podria compartir amb nosaltres? Gràcies.

 

[vidivici.world]

[Quote = Syswip] Podria compartir amb nosaltres? Gràcies. [/Quote] Bé, jo només intergrate la lògica conbination similars en una lògica i reduir l'àrea de combinatòria, de manera que la disminució d'interconnexió de superfície neta. No sé si ho dic clarament. Per exemple, jo implementar la lògica dels diferents casos ", ara tots ells es poden integrar en una sola.

 

[Syswip]

Segons tinc entès que només s'optimitza el disseny. No va fer cap truc DC. Sabia vostè? Millors, Syswip http://syswip.com

 

[vidivici.world]

http://syswip.com [/url]

Sí, jo només sóc un principiant, així que el que pot fer està limitat a l'optimització dels algorismes i el nivell RTL.

 

[rakko]

No crec que vostè ha de llegir massa en el que DC informes com l'àrea d'interconnexió. Aquest nombre és molt exagerats i no correcte. Per una millor estimació de la superfície del filferro, vostè ha d'obtenir de ASTRO o compilador d'IC. Moltes vegades m'he aconseguir números d'interconnexió ridículament gran de DC i un nombre complet més petit de les seves eines de disseny. Per tant, jo dic ignorar DC quan es tracta d'interconnectar les estimacions.

 

[Syswip]

DC topogràfic també donarà resultats molt realistes.

 

[hgby2209]

només els importa el "àrea total de la cèl · lula", al front-end. (Si s'utilitza cable de flux de càrrega del model)