CMOS d'interruptors a Sigma SC-modulador delta

B

borodenkov

Guest
Estic dissenyant Sigma multibit SC-modulador delta a CMOS de 0,18 i tinc un problema amb (el més probable!) Canvia en el primer integrador.

El meu disseny és diferencial 3 d'estructura d'ordre amb una trajectòria de retroalimentació de 4-bits de quantització.La Divisió del Sector Privat de la sortida del modulador té component de CC i la distorsió harmònica greus (-45 ..- 50dB), tant els parells i senars.

La reacció de la quantització s'implementa com el paral lel 16 rutes SC d'arribar a l'entrada d'OTA en l'integrador de la 1a.He intentat canvi 3 de 4 interruptores en totes aquestes vies de portes CMOS per interruptors ideal (he tingut problemes amb la conversió en canviar a tots ells) i el rendiment del modulador està propera a la prevista d'un (al voltant de 80dB SNR, sense distorsió) .No obstant això, quan el canvi només en alguns interruptors de l'ideal (per exemple, els que a través del qual el senyal d'entrada ve), el rendiment és més pobre - Distorsió harmònica i DC offset.

També he comparat el rendiment de l'estructura clàssica de 2n ordre amb un sol bit i quantitzador multibit - bit funciona bé, però quan puc augmentar el nombre de bits, distorsió harmònica apareix i 4 bits de desplaçament DC també.

Així que suposo que el problema és amb els interruptors ..Tots els interruptors reals són portes de transmissió CMOS amb longitud de porta mínima.Em va elegir la NMOS i PMOS ample de manera que la constant RC seria del voltant d'1 / 5 de la presa de mostres medi cicle de rellotge.La relació entre PMOS i NMOS és de voltant de 5, de manera que la resistència de Ron Max és simètric de les dues NMOS i PMOS parts.

Pot una mala conducta es degui a la injecció de càrrega d'interruptors?O es tracta de no canviar de linealitat (com he escrit anteriorment he intentat de nou que el més lineal possible)?

Li estaria molt agraït si algú pot proposar suggeriments per al meu problema.

Alex.

 
Rellotge d'alimentació de cables pot ser minimitzat per l'elecció de la relació dels òrgans normatius a NMOS com L2 = L1, W2 = 0.5W1.Vegeu la pàgina 422 de "Disseny de Analog Integrated Circuits" Razavi.

A l'utilitzar els commutadors complementaris pot reduir la injecció de càrrega en un nivell, però no pot eliminar completament.amb interruptors de molts la distorsió pot seguir augmentant.

Proveu el següent si té sentit per a vostè.

tractar de substituir els interruptors amb els ideals (d'un en un) i veure quan es redueix la distorsió.Pot ser el que molts commutadors estan contribuint al problema o només un d'ells pot ser el culpable.ja que vostè sap que el seu millor circuit, seria convenient anotar les seves observacions en un diari i es pot compartir amb nosaltres quan vostè ha descobert alguna cosa.

 
Si utilitzeu CMOS de commutació, per reduir el millor de pas de triar la mateixa mida dels transistors PMOS i NMOS.
Més precisa: Wp * Lp * * Cox (VCLK-VSP-VTP) = Wn * Dll * * Cox (VCLK-VSN-VTN),

W, L, Vt, Vs - la mida, tensió de llindar, voltatge de la font de MOST,
VCLK - rellotge del senyal aplicada a la porta del MOST.

records,

Uladz55

 
Gràcies per les idees.En el meu cas apperared que:

1) Sí, injecció de càrrega dels switches poden minimitzar escollint correctament W / L per la relació PMOS i NMOS a l'interruptor CMOS (la relació entre PMOS i NMOS lleugerament més gran que 1).No obstant això, aquesta relació fa que no canviï la resistència general més lineal que causa molts problemes.Així que és raonable per linealitzar el canvi tant com sigui possible per a la senyal de camí del seu càrrec.

2) És important fer que els interruptors de temps d'estabilització no depèn de la senyal d'entrada o de la solució de comparació.

3) alguns 3 distorion dany ordre (-80-100dB) segueix sent, pel que si es requereix una alta linealitat, tècniques avançades són necessàries - l'iniciador o vgs fix Overdrive circuits, etc

 

Welcome to EDABoard.com

Sponsor

Back
Top